Original Lossless codec IP core - Full HD 30fps@126MHz (1Sample/clk)
D&R Headline News (May 2018)
Headlines for Thursday May. 31, 2018
Latest NewsHeadlines for Wednesday May. 30, 2018
Latest NewsHeadlines for Tuesday May. 29, 2018
Latest NewsHeadlines for Monday May. 28, 2018
Latest NewsHeadlines for Friday May. 25, 2018
Top Story
Latest NewsSynopsys推出业界首款面向ADAS应用的ASIL D等级嵌入式视觉处理器IP
Synopsys(NASDAQ:SNPS)近日宣布推出符合汽车安全完整性等级(ASIL)B,C和D标准的全新 采用安全增强套件(SEP)的DesignWare® EV6x嵌入式视觉处理器 ,加速汽车片上系统(SoC)的开发。- 灿芯半导体加入SiFive DesignShare 项目
- Silex HDMI over IP OEM解决方案可与AES67和SMPTE 2110标准互操作
- Synopsys数字和模拟定制设计平台通过TSMC 5nm工艺技术认证
Headlines for Thursday May. 24, 2018
Latest NewsHeadlines for Wednesday May. 23, 2018
Latest News- 格芯宣布推出业内符合汽车标准的先进 FD-SOI工艺技术
- SmartDV宣布OpenCAPI验证IP(VIP)
- Synopsys Design Platform通过三星 8LPP工艺技术认证
- IP Cores宣布发布32位版本的超低功耗FFT IP核
- Imagination任命PowerVR老将领导其业务部门
- Chipus发展其电池充电器IP系列
Headlines for Tuesday May. 22, 2018
Top Story
Latest NewsCadence推出业界首款面向JEDEC开发的DDR5初版标准的接口IP原型设计
楷登电子(美国Cadence公司,NASDAQ: CDNS)今日宣布,面向正在由电子元件工业联合会(JEDEC)制订的 DDR5初版标准的首款接口IP芯片原型设计已经完成。Cadence测试芯片采用TSMC的7nm工艺,数据速率可达4400兆传输率每秒 (MT/sec),较目前速度最快商用 DDR4存储器的 3200 MT/sec 提高 37.5%。- Cadence支持全新TSMC WoW高阶封装技术并扩展对TSMC InFO和CoWoS封装解决方案的支持
- Cadence与TSMC共同推进5nm和7nm+ 工艺移动及HPC设计创新
- Arm助力韩国电力Behind the Meter智慧公用事业项目
Headlines for Monday May. 21, 2018
Latest News- 超低功耗Lattice SensAI引领网络边缘人工智能设备迈向大众市场
- Synopsys推出全新桌面型原型验证解决方案,拓展HAPS原型验证系统产品系列
- Dolphin Integration在台积电40纳米中引入了新的双端口内存编译器
Headlines for Thursday May. 17, 2018
Headlines for Wednesday May. 16, 2018
Latest News- T2M和Mindtree在深圳蓝牙亚洲展示尖端的BQB认证蓝牙5和Mesh IP
- VESA发布移动应用程序的显示压缩标准
- MIPI联盟和VESA为移动,AR / VR,汽车及其他应用提供新一代高性能显示器
- Flex Logix 公司联合创始人王成诚博士获美国专利局正式颁发适用于在eFPGA 阵列内集成自定义RAM 的RAMLinx 互连专利
Headlines for Tuesday May. 15, 2018
Latest NewsHeadlines for Monday May. 14, 2018
Latest News- MagnaChip和YMC将提供具有成本效益的0.13微米多次可编程(MTP)IP解决方案
- Crossbar今天宣布其用于人工智能的ReRAM技术可开始授权
- Socionext开发用于边缘计算而优化的AI加速引擎
- GF寻求Fab和ASIC合作伙伴
- Dolphin Integration加入了RISC-V基金会
- Synopsys为TSMC 22nm ULP/ULL平台工艺提供DesignWare 基础IP
- Synopsys 设计平台获得TSMC工艺认证,支持高性能7nm+工艺技术
Headlines for Thursday May. 10, 2018
Latest News- Chipus利用SilTerra I18L技术开发物联网模拟IP
- Sankalp Semiconductor加强管理团队
- Express Logic的X-Ware IoT平台为AndesCore N25和NX25 RISC-V处理器带来工业级物联网设备连接
Headlines for Wednesday May. 09, 2018
Latest News- IntelliProp宣布推出NVMe-to-SATA Bridge IP核
- MIPI联盟推出一套以在移动设计中规范触摸集成的触摸规范
- Antmicro公司与Thales在创新性RISC-V开放ISA方面开展合作
Headlines for Tuesday May. 08, 2018
Latest NewsHeadlines for Monday May. 07, 2018
Latest News- StreamDSP宣布推出VITA 17.3 sFPDP Gen 3 IP内核
- Esperanto Technologies选择UltraSoC分析IP用于AI和ML应用程序中的RISC-V多核并行处理
- Microsemi和SiFive推出HiFive Unleashed扩展板,使Linux软件和固件开发商能够首次构建RISC-V PC
- eWBM选择基于格芯 55 LPx的Dolphin Integration单端口SRAM和厚氧化物标准单元库
- NetSpeed和Esperanto在人工智能SoC领域合作
- 寒武纪为其新一代人工智能处理器芯片采用Synopsys的 HAPS产品
- 全新MIPS I7200处理器内核为先进的LTE/5G通信和网络集成电路设计提供无与伦比的性能与效率
- Arbe Robotics 高分辨率成像雷达采用格芯技术,来以实现自动驾驶汽车的安全性
- Arm发布Artisan物理IP,将加速基于台积电22nm ULP/ULL平台的主流移动和物联网设备SoC设计
- Cadence Innovus助力Realtek成功开发DTV SoC解决方案
- QuickLogic为端点AI应用程序推出全面的QuickAI平台
Headlines for Thursday May. 03, 2018
Latest News- Cadence利用新的验证IP为UFS 3.0,CoaxPress和HyperRAM缩短了汽车验证结束时间
- DFI集团发布高速存储控制器和PHY接口的DFI 5.0规范的初始版本
- Aldec和Tamba Networks在2018年的贸易展上发布针对UltraScale + FPGA的超低延迟以太网解决方案
- Synopsys科技为高性能嵌入式和可移除存储推出业界首个完整的UFS 3.0 IP解决方案
Headlines for Tuesday May. 01, 2018
Latest News- Imperas和Andes扩展合作伙伴关系,采用新AndeStar V5m为Andes RISC-V核心提供模型和虚拟平台
- 默升科技于台积电2018技术论坛展示112G PAM4以及56G PAM4 SerDes IP 解决方案
- Sondrel和NetSpeed合作开发出最快,最低风险的SoC解决方案
- Arteris FlexNoC获Canaan Creative 人工智能ASIC授权