Synopsys科技为高性能嵌入式和可移除存储推出业界首个完整的UFS 3.0 IP解决方案

采用先进的FinFET工艺技术的DesignWare IP将带宽增加一倍，并将功耗降低30%

加利福尼亚山景城，2018年2月26日 – Synopsys公司 (Nasdaq: SNPS) 日前宣布推出业内首个符合最新JEDEC UFS v3.0标准的完整的通用闪存 (UFS) IP解决方案。相较于UFS 2.1，高吞吐量、低延时DesignWare® UFS 3.0 IP解 决方案将带宽增加一倍，而且对于SoC和存储IC间的更快接口，每个通道的传输带宽达到11.6 Gbps。高功效MIPI M-PHY在快速恢 复的前提下支持一系列突发模式和功耗管理模式，可实现每个通道低于3.5 mW/Gbps的功耗。此外，UFS 3.0主机控制器的内联加密和解密引擎使数据能够安全地传输至存储设备。设计人员可以利用DesignWare IP原型设计套件加快软件开发，并且在完成硅片之前进行兼容性测试。通过提供完整的UFS 3.0 IP解 决 方 案，新思科技可帮助设计人员更有效地将必要功能集成到需要嵌入式和可移除存储的应用当中。

MIPI Alliance董事会主席Joel Huloux说：“通过将支持MIPI M-PHY v4.1的最新UFS 3.0接口用于物理层，并 将支持全新UniPro v1.8的接口用于链路层，设计人员可以实现闪存SoC 的最佳性能和功效。 作为 MIPI 工 作组和董事会的活跃成员，新思科技一直是推动MIPI标准采用的有力合作伙伴，致力于将该标 准用于 大 量移动和与移动相关的应用。”

新思科技IP营销副总裁John Koeter说 ：“消费者希望在不会严重影响设备电 池效能的情况下快速 存 取 上 GB的安全数据。通过为闪存提供完整且符合标准的DesignWare UFS 3.0 IP解决方案，新思科技 使设计人 员能够以更低的风险满足其先进的SoC的功耗、性能和安全要求。”

上市时间与其他资源

DesignWare UFS 3.0主机控制器、MIPI® UniPro® v1.8控制器、16-nm、12-nm和7-nm FinFET工艺的MIPI M-PHY® v4.1和验证IP现已上市。用于UFS的DesignWare IP原型设计套件定于2018年第2季度上市。

更多信息

• 请访问DesignWare移动存储IP解决方案网页。

关于DesignWare IP

新思科技是一家为各种SoC设计提供高质量和硅验证的IP解决方案的领先供应商。其丰富的DesignWare IP产品系列包括逻辑库、嵌入式存储器、嵌入式测试单元、模拟IP、有线和无线接口IP、安全IP、嵌入式处 理器和子系统。为了加快原型设计、软件开发和IP与SoC的集成，新思科技的IP提速 计划还提供IP 原型设计 工具包、IP软件开发工具包和IP子系统。新思科技在IP质量中的大量投入、综合技术支持和健全的IP 开发 方 法论使设计人员降低了集成风险，缩短了产品上市时间。有关DesignWare IP的更多信息，请 访问 https://www.synopsys.com/designware。

关于新思科技

新思科技（Synopsys, Inc.，纳斯达克股票市场代码：SNPS）是各家创新公司在从芯片到软件（Silicon to Software™）等多个领域内的合作伙伴，这些公司开发了我们每天所依赖的电 子产品和软件应用。 作为世界 第15大软件公司，新思科技长期以来一直是电子设计自动化（EDA）和半导体IP领域内的全球领导者，其在 软件安全和质量解决方案领域内的领导力也正在提升。无论您是创造先进半导体产品的SoC设计人员，还是 编写需要最高安全性和质量的应用软件开发人员，新思科技都有开发各种创新的、高质量和安全的产 品所 需的解决方案。更多信息，请访问www.synopsys.com。

前瞻声明

本新闻稿包含符合美国《1934年证券交易法》第21E节规定的前瞻性声明，包括与UFS所用DesignWare IP 原型设计套件预期版本及利益相关的各种声明。所有非历史事实声明都可能被视作前瞻性声明。这些声明涉及已知和未知风险、不确定性及其他因素，该等因素可能 导致实际结果、时间表或者成果 与前瞻性声明中 所陈述或暗示的情形大相径庭。其他可能适用的风险和不确定性在Synopsys最新存档的《Form 10-Q季报》的“风险因素”章节中有详细阐述。Synopsys没有义务公开更新任何前瞻性声明，甚至，即使有新信息 在 未 来可用，Synopsys也没有义务更新实际结果可能与前瞻性声明中的预期结果大相径庭的原因。