You are here:
DDR5/DDR4/LPDDR5 Combo PHY IP - 4800Mbps（在 TSMC 12FFC 中经过硅验证）
DDR PHY IP支持DDR5/DDR4/LPDDR5，延迟性明显降低，并支持高达5400MT/s的吞吐量。PHY的功能可以在NC Verilog仿真软件中使用Verilog HDL编写方式进行的测试验证。Combo PHY IP还可以分别在DDR4、DDR5和LPDDR5模式下运行。
查看 DDR5/DDR4/LPDDR5 Combo PHY IP - 4800Mbps（在 TSMC 12FFC 中经过硅验证） 详细介绍：
- 查看 DDR5/DDR4/LPDDR5 Combo PHY IP - 4800Mbps（在 TSMC 12FFC 中经过硅验证） 完整数据手册
- 联系 DDR5/DDR4/LPDDR5 Combo PHY IP - 4800Mbps（在 TSMC 12FFC 中经过硅验证） 供应商
Block Diagram of the DDR5/DDR4/LPDDR5 Combo PHY IP - 4800Mbps（在 TSMC 12FFC 中经过硅验证）
