You are here:
支持根端口，端点，双模式，交换机端口配置的PCIe 2.1 / 1.1 Controller IP，具有Native用户界面
XpressRICH是一种可配置和可扩展的PCIe控制器Soft IP，专为ASIC和FPGA实现而设计。用于PCIe 2.1 / 1.1的 XpressRICH控制器IP符合PCI Express 2.1 / 1.1规范，以及 PCI Express（PIPE）规范的PHY接口。 IP可以配置为支持 端点，根端口，交换机端口和双模拓扑，允许各种使用 模型。提供的图形用户界面（GUI）向导允许设计人员 通过启用，禁用和调整大量参数来定制IP以满足其精确 要求，包括数据路径大小，PIPE接口宽度，低功耗支持，SR-IOV， ECC，AER等，以实现最佳吞吐量，最低延迟，优化大小和降低功耗。 XpressRICH控制器IP使用多个PCIe VIP和测试套件进行 PHY的数百种ASIC和FPGA设计的生产芯片中得到验证。用于PCIe 2.1 / 1.1的PLDA XpressRICH控制器IP是需要企业 级功能，最高性能，可靠性和可扩展性的设计人员的首 选。验证，并在使用各种商用和专有PCIe
查看 支持根端口，端点，双模式，交换机端口配置的PCIe 2.1 / 1.1 Controller IP，具有Native用户界面 详细介绍：
- 查看 支持根端口，端点，双模式，交换机端口配置的PCIe 2.1 / 1.1 Controller IP，具有Native用户界面 完整数据手册
- 联系 支持根端口，端点，双模式，交换机端口配置的PCIe 2.1 / 1.1 Controller IP，具有Native用户界面 供应商
PCIe IP
- PCIe 5.0 Integrity and Data Encryption Security Module
- PCIe 6.0 Integrity and Data Encryption Security Module
- PCIe 5.0 Serdes PHY IP, Silicon Proven in TSMC 12FFC
- Multi-protocol SerDes PMA
- PCIe Gen 6 SERDES IP - supports up to 112G LR ethernet with low power and latency
- 56G Serdes in 7nm bundled with PCie Gen 5 controller IP