You are here:
PCI Express 3.0, 2.0, 1.1 Controller IP Core - Configurable
XpressRICH3是一款可配置且可扩展的PCIe控制器软 IP，专为ASIC和FPGA实现而设计。 XpressRICH3 IP符合PCI Express 3.1 / 3.0规范，以及PCI Express（PIPE）规范的PHY 接口。 IP可以配置为支持端点，根端口，交换机端口和 双模拓扑，允许各种使用模型。提供的图形用户界面（GUI）向导允许设计人员通过启用，禁用和调整大量 参数来定制IP以满足其精确要求，包括数据路径大小，PIPE接口宽度，低功耗支持，SR-IOV， ECC，AER等，以 实现最佳吞吐量，最低延迟，优化大小和降低功耗。XpressRICH3 IP使用多个PCIe VIP和测试套件进行验证，并在使用各种商用和专有PCIe PHY的数百种设计的生产 芯片中得到验证。 PLDA XpressRICH3 PCIe IP是需要企业 级功能，最高性能，可靠性和可扩展性的设计人员的首选。
查看 PCIe 3.1 / 3.0根端口，端点，双模，具有Native用户界面 的交换机端口Controller IP核 详细介绍：
- 查看 PCIe 3.1 / 3.0根端口，端点，双模，具有Native用户界面 的交换机端口Controller IP核 完整数据手册
- 联系 PCIe 3.1 / 3.0根端口，端点，双模，具有Native用户界面 的交换机端口Controller IP核 供应商
Block Diagram of the PCIe 3.1 / 3.0根端口，端点，双模，具有Native用户界面 的交换机端口Controller IP核
PCI Express Controller IP
- PCIe 2.1 Controller supporting Root Port, Endpoint, Dual-mode Configurations, with Built-in DMA and Configurable AMBA AXI Interconnect
- PCIe 1.1 Controller supporting Root Port, Endpoint, Dual-mode Configurations, with Built-in DMA and Configurable AMBA AXI Interconnect
- PCIe 4.0 Controller supporting Endpoint, Root Port, Switch, Bridge and advanced features
- PCIe 2.1 Controller with the PHY Interface for PCI Express (PIPE) specification and native user interface support
- Universal NVM Express Controller (UNEX)
- PCIe Controller Testbench