HDMI Rx PHY (物理层) IP 是单端口的 IP，完全符合 HDMI 1.4 规范。这个 HDMI RxPHY IP支持25MHz 到 225MHz 的 TMDS 时钟，提供了简单的系统 LSI 解决方案，适用于像 HDTV 这样的...

HDMI Rx PHY (物理层) IP 是单端口的 IP，完全符合 HDMI 1.4 规范。这个 HDMI RxPHY IP支持25MHz 到 225MHz 的 TMDS 时钟，提供了简单的系统 LSI 解决方案，适用于像 HDTV 这样的...

HDMI Rx PHY (物理层) IP 是单端口的 IP，完全符合 HDMI 1.4 规范。这个 HDMI RxPHY IP支持25MHz 到 225MHz 的 TMDS 时钟，提供了简单的系统 LSI 解决方案，适用于像 HDTV 这样的...

HDMI Tx PHY (物理层) IP 是单端口的 IP，完全符合 HDMI 1.4 规范。这个 HDMI Rx PHY IP支持25MHz 到 225MHz 的 TMDS 时钟，提供了简单的系统 LSI 解决方案，适用于像 HDTV 这样的...

Version 1.2 of the D-PHY specification is completely complied with by the MIPI D-PHY Analog TX IP Core. It is compatible with the Display Serial Interface and the MIPI Camera Serial Interface ...

MIPI M-PHY Gear 3 IP符合由SerDes PHY产品简介联盟定义的最新的MIPI储存IP规范解决方案规范，M-PHY v3.0规范和UniPro v1.8规范和通用闪存（UFS）v3.0规范。这个IP具有高带宽能力...

CT-320K是一款24位连续时间增量-西格玛模数转换模拟数字转换器IP。通过利用我们的专利开关式信号处理（SMSP）技术，我们的ADC可以无缝地适应需要小面积和低功耗的片上系统集成电路...

这个射频收发器IP和调制解调器IP已经在55nm ULP、40nm ULP、FLASH process nodes得到验证。这一组设计符合Bluetooth Low Energy v5.3和IEEE 802.15.4（ZigBee 3）的规范要求。最高...

ONFI PHY IP能够通过NAND闪存接口传输信号，或通过Flash控制器IP从NAND Flash接收数据。MDLL为PHY的控制信号设定延迟时间，以便在合适的时间段内访问闪存中的数据。请参考下图，了...

这个HDMI 2.O Rx IP提供完整的HDMI接收功能，符合HDMI规范2.0b版本。这个设计由物理层(PHY)和链路模块两个模块组成。PHY与DVI接收器上层兼容，采用TSMC 28HPC+ CMOS逻辑工艺实现硬...

MIPI M-PHY Gear 4 IP符合由SerDes PHY产品简介联盟定义的最新的MIPI储存IP 规范解决方案规范，M-PHY v4.1规范和UniPro v1.8规范和通用闪存（UFS）v3.0规范。这个IP专为移动设备设...

HDMI V2.1 Tx 是一个完整的单链路 HDMI 发送器功能，符合 HDMI 2.1 版本规范。它这个IP两个模块组成：一个是物理层，一个是链路层。PHY 是向上兼容 DVI 发送器的，采用硬 IP 的方...

T2M其合作伙伴发布MIPI M-PHY Gear 4 IP，是最新的MIPI特性存储IP解决方案SerDes PHY 产品，符合M-PHY v4.0规范、UniPro v1.8规范和通用闪存（UFS）v3.0规范。这是一种专门为移动...

MIPI D-PHY模拟RX IPD-PHY v1.2规范条例，支持显示器串行接口（DSI）和MIPI相机串行接口（CSI-2）协议，配备四个数据通道和一个时钟通道，其中模拟前端用于生成和接收电水平信号和...

HDMI V2.1 Tx 是一个完整的单链路 HDMI 发送器功能，符合 HDMI 2.1 版本规范。它这个IP两个模块组成：一个是物理层，一个是链路层。PHY 是向上兼容 DVI 发送器的，采用硬 IP 的方...

这个HDMI 2.O Rx IP提供完整的HDMI接收功能，符合HDMI规范2.0b版本。这个设计由物理层(PHY)和链路模块两个模块组成。PHY与DVI接收器上层兼容，采用TSMC 28HPC+ CMOS逻辑工艺实现硬...

HDMI 2.0 Rx IP 是符合 HDMI 2.0b 规范的 IP ，可以接收 HDMI 信号。这个IP由两个模块组成：物理层 (PHY) 和链路层。PHY 是向上兼容 DVI 接收器的，采用 TSMC 28HPC+ CMOS 逻辑工...

组个Combo PHY IP符合SATA 3.0规范的串行ATA（SATA），符合PCIe 2.0基本规范并支持PIPE接口规范PCIe，以及符合USB 3.0、USB 2.0（USB高速和全速）规范的USB。这个Combo PHY IP通过...

这个组合PHY支持PIPE接口规范，包含符合PCIe 2.0基本规范的外围元件互连网（PCIe）、符合USB 3.0、USB 2.0（USB高速和全速）的通用串行总线（USB）和符合SATA 3.0规范的串行ATA（S...

ONFI PHY块用于向NAND Flash接口传输信号和数据，或通过Flash控制器IP从NAND闪存接收数据。MDLL设置PHY的控制信号在适当的周期内访问闪光数据的延迟时间。请参考下图了解ONFI PHY...