You are here:
USB 3.1 Gen1 / Gen2 主机控制器 IP
USB 3.1主机控制器符合USB3.1规范，1.0版本及所有相关的ECN条例，USB规范2.0版本和所有相关的ECN条例。USB 3.1主机控制器的结构是基于xHCI规范的高性能DMA引擎。所有与DMA引擎相关的缓冲区都可以根据延迟和性能要求进行配置。这个IP可以被配置为成熟的xHCI实现，用于标准的PCI-USB总线适配器/芯片组，或者为需要有限主机功能的嵌入式应用配置一个功能子集.
USB 3.1主机控制器为数据通路提供AXI或AHB主接口，为寄存器访问提供AHB从接口。客户可以选择提供一个经过互操作验证的第三方PCI-AXI/AHB桥接器，将这个IP用于标准的桌面/服务器应用，也可以选择提供没有xHCI引擎和缓冲的控制器，以直通模式运行，转发和接收USB有效载荷，只管理USB协议，来实现客户自己的差异化DMA引擎。此外，客户还可以选择简单的发送和接收缓冲器，它可以由软件通过从属寄存器访问接口（通常是AHB）进行访问，优点是非常低的硬件占用率，可用于软件可以完全管理USB流量的情况，包括USB事务的排序.
USB 3.1主机控制器为数据通路提供AXI或AHB主接口，为寄存器访问提供AHB从接口。客户可以选择提供一个经过互操作验证的第三方PCI-AXI/AHB桥接器，将这个IP用于标准的桌面/服务器应用，也可以选择提供没有xHCI引擎和缓冲的控制器，以直通模式运行，转发和接收USB有效载荷，只管理USB协议，来实现客户自己的差异化DMA引擎。此外，客户还可以选择简单的发送和接收缓冲器，它可以由软件通过从属寄存器访问接口（通常是AHB）进行访问，优点是非常低的硬件占用率，可用于软件可以完全管理USB流量的情况，包括USB事务的排序.
查看 USB 3.1 Gen1 / Gen2 主机控制器 IP 详细介绍：
- 查看 USB 3.1 Gen1 / Gen2 主机控制器 IP 完整数据手册
- 联系 USB 3.1 Gen1 / Gen2 主机控制器 IP 供应商
Block Diagram of the USB 3.1 Gen1 / Gen2 主机控制器 IP
USB IP IP
- HDCP 2.3 Embedded Security Modules on DisplayPort/USB Type-C
- USB 2.0 PHY TSMC 5nm, 6/7nm, 12/16nm, 22nm, 28nm, 40nm, 65nm, 130nm, 180nm
- USB 2.0 PHY GlobalFoundaries 12nm, 22nm, 28nm, 40nm
- Multi-protocol SerDes PMA
- Complete USB Type-C Power Delivery PHY, RTL, and Software
- USB 2.0 OTG High / Full / Low- Speed Dual Role IP Core