串行FIR滤波器
莱迪思的串行FIR滤波器使用串行运算单元实现了紧凑的结构。由于算法的串行特性,数据速率比时钟速率慢,取决于数据宽度。有效吞吐量定义为:
数据传输速率 = (f/(ofw +1)
OFW是输出的宽度,F是时钟频率。
查看 串行FIR滤波器 详细介绍:
- 查看 串行FIR滤波器 完整数据手册
- 联系 串行FIR滤波器 供应商
Block Diagram of the 串行FIR滤波器
FPGA IP
- RT-630-FPGA Hardware Root of Trust Security Processor for Cloud/AI/ML SoC FIPS-140
- Complete USB Type-C Power Delivery PHY, RTL, and Software
- Ethernet TSN Switch IP Core - Efficient and Massively Customizable
- CXL 2.0 Agilex FPGA Acclerator Card
- PCIe Gen3 to SRIO Gen3 Bridge (FPGA)
- Secure-IC's Securyzr(TM) AES-GCM Multi-Booster Réduire la liste des FPGA aux noms des gammes