MIPI C-PHY v1.2 D-PHY v2.1 TX 3 trios/4 Lanes in TSMC (16nm, N7, N5A)
You are here:
MIPI D-PHY Rx IP,在 TSMC 16FFC 中经过硅验证
MIPI D-PHY模拟RX IP完全符合D-PHY v1.2规范条例,支持显示器串行接口(DSI)和MIPI相机串行接口(CSI-2)协议,配备四个数据通道和一个时钟通道。
D-PHY由控制I/O操作的数字后端和产生和接收电平信号的模拟前端组成。这个IP内部与自动终端电阻器校准。
D-PHY由控制I/O操作的数字后端和产生和接收电平信号的模拟前端组成。这个IP内部与自动终端电阻器校准。
查看 MIPI D-PHY Rx IP,在 TSMC 16FFC 中经过硅验证 详细介绍:
- 查看 MIPI D-PHY Rx IP,在 TSMC 16FFC 中经过硅验证 完整数据手册
- 联系 MIPI D-PHY Rx IP,在 TSMC 16FFC 中经过硅验证 供应商
Block Diagram of the MIPI D-PHY Rx IP,在 TSMC 16FFC 中经过硅验证
MIPI D-PHY Rx IP Core IP
- MIPI C-PHY/D-PHY Combo RX+ IP 4.5Gsps/4.5Gbps in TSMC N5
- MIPI C-PHY/D-PHY Combo CSI-2 RX+ IP (6.0Gsps/trio, 4.5Gbps/lane) in TSMC N6
- MIPI C-PHY/D-PHY Combo RX IP 4.5Gsps/4.5Gbps in TSMC N7
- MIPI D-PHY Rx IP, Silicon Proven in TSMC 22ULP
- MIPI D-PHY Tx IP, Silicon Proven in TSMC 22ULP
- MIPI D-PHY Universal Tx / Rx v1.1 @1.5ghz Ultra Low Power for IoT & Wearables