You are here:
高速整数 PLL IP
PLL IP是一款高速、宽频、占地面积小的整数乘法PLL。这个PLL设计旨在将输入时钟信号乘以40和50的整数倍数，以产生2.5GHz的输出频率，具有50%的占空比和正交相位特性。
查看 高速整数 PLL IP 详细介绍：
- 查看 高速整数 PLL IP 完整数据手册
- 联系 高速整数 PLL IP 供应商
Block Diagram of the 高速整数 PLL IP
High Speed Integer PLL IP IP
- Ultra low Power High Speed 600MHz lnteger-N PLL IP Core
- Ultra low Power High Speed 500MHz integer-N PLL IP Core
- Ultra low Power High Speed 400MHz lnteger-N PLL IP Core
- Ultra low Power High Speed 150MHz integer-N PLL IP Core
- Wide Range Integer PLL - TSMC 16 CLN16FF+GL
- Wide Range Integer PLL - TSMC 16 CLN16FF+LL