具有高级功能的 DDR5 内存控制器 IP

DDR5 是一种功能齐全、易于使用的可合成设计，兼容 DDR5 JESD79-5 和 JESD79-5 Rev1.40（草案）规范，并符合 DFI 5.0 版标准。通过 DDR5 兼容性，这个IP能够为各种低成本器件提供简单的接口。DDR2 IP 已在 FPGA 环境中得到验证。DDR2 的主机接口可以是简单接口，也可以是 AMBA AHB、AMBA AHB-Lite、AMBA APB、AMBA AXI、AMBA AXI-Lite、Tilelink、OCP、VCI、Avalon、PLB、Wishbone 或自定义总线。

• 查看 具有高级功能的 DDR5 内存控制器 IP 完整数据手册
• 联系 具有高级功能的 DDR5 内存控制器 IP 供应商