28G LR Multi-Protocol SerDes (MPS) PHY - GLOBALFOUNDRIES 12nm
新思科技和三星发布经认证的3nm全环栅AMS设计参考流程,助力早期设计
该流程利用新思科技创新的定制设计平台功能来简化3nm模拟和混合信号设计
加利福尼亚州山景城2020年11月25日 -- 新思科技(Synopsys, Inc., 纳斯达克股票代码:SNPS)近日宣布发布3纳米(nm)全环栅(GAA)AMS设计参考流程,为开发者提供一整套从前端到后端的设计方法,以使用新思科技定制设计平台来设计模拟和混合信号电路。该方法已经过优化,可以为使用三星3nm GAA节点工艺技术的5G、HPC、AI和IoT等先进应用开发者,提供最高的设计效率。
先进节点的复杂性驱使开发者寻找缩短设计周期的新方法。通过紧密合作,新思科技和三星提供了经过优化的流程,可克服设计复杂性并为3nm GAA设计提供最佳的生产率。该流程的主要功能包括设计中的电迁移分析,可通过版图完成之前提供准确的电迁移分析来缩短设计完成时间。它还包括新思科技IC Validator物理验证解决方案中的实时设计规则检查(DRC),使版图工程师可以在工作时直接从版图画布中快速检查是否违反设计规则。
AMS参考流程为3nm GAA流程技术的设计提供一种行之有效的方法。该方法已得到三星的验证,包括一整套文件化的流程和设计实例。涵盖的主题包括设计输入、电路仿真、蒙特卡洛分析、噪声分析、RF分析、老化和EM/IR分析、寄生参数仿真、定制版图和签核。
三星电子代工厂设计技术团队副总裁Sangyun Kim表示:“借助新思科技AMS参考流程,开发者可以将3nm GAA技术快速部署在要求严苛的应用,如人工智能、5G网络、汽车、物联网和先进数据中心。新思科技支持的先进方法学可以帮助我们的客户和内部IP开发人员更有效地创建模拟和混合信号设计。”
新思科技定制设计平台以Custom Compiler™设计和版图环境为基础,包括HSPICE®电路仿真器、FineSim®电路仿真器、CustomSim™ FastSPICE电路仿真器、Custom WaveView™波形显示器、StarRC™寄生参数提取以及IC Validator物理验证。该平台具有原生集成的StarRC提取功能,可提供寄生参数对电路行为、性能影响的早期反馈,并具有开创性的视觉辅助版图自动化功能,从而简化先进节点版图的创建。
新思科技工程副总裁Aveek Sarkar表示:“在开发3nm GAA AMS设计参考流程中,三星和新思科技共同致力于实现强大的技术以缩短设计周期“。例如,新思科技的参考流程包括一种用于早期电迁移分析的全新解决方案,这大大缩短了设计的完成时间。”
有关新思科技定制设计平台的更多信息,请访问https://www.synopsys.com/custom。
关于新思科技
新思科技(Synopsys, Inc., 纳斯达克股票代码:SNPS)是众多创新型公司的Silicon to Software™(“芯片到软件”)合作伙伴,这些公司致力于开发我们日常所依赖的电子产品和软件应用。作为全球第15大软件公司,新思科技长期以来一直是电子设计自动化 (EDA) 和半导体IP领域的全球领导者,并且在软件安全和质量解决方案方面也发挥着越来越大的领导作用。无论您是创建高级半导体的片上系统 (SoC) 的设计人员,还是编写需要最高安全性和质量的应用程序的软件开发人员,新思科技都能够提供您所需要的解决方案,帮助您推出创新性、高质量、安全的产品。要获知更多信息,请访问www.synopsys.com。
|