智原将于ESC 2017展出全制程IP方案与物联网SoC开发平台

【台湾 新竹】2017年4月27日

ASIC设计服务暨IP研发销售厂商智原科技（Faraday Technology Corporation，TWSE：3035）今日宣布将于5月3日至4日参加ESC 2017美国波士顿崁入式系统展览，现场将展示28纳米V-by-One IP开发板与55纳米Uranus™超低功耗物联网SoC开发平台。

二十多年来，智原基于联电的工艺技术平台已开发上千个IP方案。丰富的IP资产包含基础单元库、存储器编 译器、中央处理器、SoC外设以及USB、PCIe、V-by-One、MIPI、LVDS、可编程SerDes、DDR4等高速接口IP。能够导入车用 电子、网络通讯、消费电子、医疗器材、多媒体等多种领域应用。

展出的一大主题Uranus平台，是以32位MCU为基础，内置高容量闪存，用以协助客户加速开发物联网相关应用。尤其此平台运用了智原单元库中专属的加速模式（Turbo Mode）设计，因而在更低的功耗下能够保持相同的效能。

智原科技总经理王国雍表示：「智原首次参加波士顿ESC展览，很高兴我们的IP与物联网方案能够在此亮 相。自1993年智原成立以来，已成功量产超过2,200件的ASIC项目，我们有信心能够协助客户开发极具创新的物联网与低耗能应用SoC。期盼藉由这 个展会在美国开创更多的合作机会与建立稳固的业务关系。」

摊位展示：
5月3日至4日（周三至四），摊位号码1179

• 智原Uranus超低功耗物联网SoC开发平台（FIE3255）
• 智原V-by-One IP开发板

关于智原科技
智原科技（Faraday Technology Corporation, TWSE: 3035）为专用集成电路（ASIC）设计服务暨知识产权（IP）研发销售领导厂商，总公司位于台湾新竹科学园区，并于中国大陆、美国、日本与欧洲设有研 发、营销据点。重要的IP产品包括：I/O、标准单元库、Memory Compiler、兼容ARM指令集CPU、DDR 2/3/4、低功耗DDR 1/2/3、MIPI、V-by-One、USB 3.X、10/100/1000 Ethernet、Serial ATA、PCI Express、可编程高速SerDes，以及数百个外设数字及混合讯号IP。更多信息，请浏览智原科技网站www.faraday-tech.com或关注微信号faradaytech。