You are here:
XAUI - 10Gb 以太网连接单元接口
10Gb 以太网连接单元接口或XAUI 是一种引脚数减少的高速互连，能够在标准的FR-4材料上驱动长度达20英寸的PCB走线。每个XAUI接口包括以3.125 Gbps工作的4个自定时8B10B编码串行通道，从而能够以10 Gbps的总的速度传输数据。
XAUI IP 核提供了针对XAUI和10 Gigabit媒体独立接口（XGMII的）器件之间桥接的解决方案。该IP核用软逻辑实现了10Gb以太网扩展子层（XGXS）功能， 与FGPA里实现的PCS和SERDES功能一起提供了一个完整的XAUI至XGMII的解决方案。
XAUI IP 核提供了针对XAUI和10 Gigabit媒体独立接口（XGMII的）器件之间桥接的解决方案。该IP核用软逻辑实现了10Gb以太网扩展子层（XGXS）功能， 与FGPA里实现的PCS和SERDES功能一起提供了一个完整的XAUI至XGMII的解决方案。
特色
- LatticeECP2M和LatticeECP3中实现的嵌入式SERDESPCS功能支持XAUI兼容的功能，包括四通道3.125Gbps的串行/解串器及8B10B编码/解码。
- 完整的基于LatticeECP2M和LatticeECP3 FPGA的10Gb以太网扩展子层（XGXS）解决方案。
- 针对FPGA实现符合IEEE 802.3ae 2002的XGXS功能的软IP，包括：
- 10 GbE 媒体独立接口（XGMII）。
- 针对时钟域传送到/从XGMII接口的可选滑动缓冲区。
- 完整的XGMII和XAUI的PCS层之间的传输，包括空闲、开始、终止、错误和序列码组和序列的8b10b编码和解码，以及XAUI发送方向的随机空闲生成。
- 符合XAUI的通道与通道的同步。
- 通道纠偏功能。
- 实现标准XAUI的嵌在LatticeECP2M和LatticeECP3中的具有高速SERDES模块的接口。
- 可选符合MDIO/ MDC接口的标准。
- 提供免费评估Aldec和ModelSim仿真模型和测试平台。
Block Diagram of the XAUI - 10Gb 以太网连接单元接口
查看 XAUI - 10Gb 以太网连接单元接口 详细介绍：
- 查看 XAUI - 10Gb 以太网连接单元接口 完整数据手册
- 联系 XAUI - 10Gb 以太网连接单元接口 供应商
FPGA IP
- Ethernet Switch / Router - Efficient and Massively Customizable
- Embedded FPGA cores in TSMC 22ULP/28HPC/HPC+
- Embedded FPGA
- Aurora-like 8b/10b @3Gbps for ALTERA Devices
- 4-lane MIPI CSI2 serial video transmitter for FPGA implementations
- Low Latency & size Interlaken core for ASIC or FPGA, up to 1,000Gbps, 32 lanes, 112G/lane