You are here:
USB 3.1 Gen1/Gen2 PHY IP，在 UMC 28HPC 中经过硅验证
这个 PHY IP 符合USB 3.1 Gen1 和 Gen2规范，提供完整的片上物理收发器解决方案，包含内置抖动注入、集成自检模块和静电放电 （ESD） 保护等功能。这个 USB 3.1 Gen2 PHY IP 可用作主机或设备，并能够集成到USB 3.1 Gen2 收发器中。这个PHY IP 支持Gen1规范定义的 5Gbps 数据速率以及Gen2规范定义的 10Gbps 传输速率，此外还集成了混合信号电路。
查看 USB 3.1 Gen1/Gen2 PHY IP，在 UMC 28HPC 中经过硅验证 详细介绍：
- 查看 USB 3.1 Gen1/Gen2 PHY IP，在 UMC 28HPC 中经过硅验证 完整数据手册
- 联系 USB 3.1 Gen1/Gen2 PHY IP，在 UMC 28HPC 中经过硅验证 供应商
Block Diagram of the USB 3.1 Gen1/Gen2 PHY IP，在 UMC 28HPC 中经过硅验证
USB 3.1 phy IP
- USB 3.1 PHY (10G/5G) inTSMC (16nm, 12nm, N7, N6, N5,N3E, N3P)
- Complete USB Type-C Power Delivery PHY, RTL, and Software
- USB 2.0 OTG High / Full / Low- Speed Dual Role IP Core
- USB 3.0/ PCIe 2.0/ SATA 3.0 Combo PHY IP, Silicon Proven in TSMC 22ULP
- USB 3.1 PHY (10G/5G) in Samsung (14nm, 11nm, 10nm, 8nm, SF5, SF5A, SF4E)
- USB 3.1 PHY (10G/5G) in GF (22nm)