You are here:
USB 3.1 Gen1/Gen2 PHY IP，在 TSMC 28HPC+ 中经过硅验证
这个PHY IP符合USB 3.1 Gen1 & Gen2规范。这个设计提供具有静电放电（ESD）保护的全片上物理收发器解决方案，配备集成的内置抖动注入的自检模块。这个USB 3.1 Gen2 PHY IP实现USB 3.1 Gen2收发器，可作为主机和设备使用。相关PHY IP支持USB3.1 Gen2规范规定的高速数据速率10Gbps。此外，这个设计的集成混合信号电路，也支持Gen1规范规定的5Gbps数据速率.
查看 USB 3.1 Gen1/Gen2 PHY IP，在 TSMC 28HPC+ 中经过硅验证 详细介绍：
- 查看 USB 3.1 Gen1/Gen2 PHY IP，在 TSMC 28HPC+ 中经过硅验证 完整数据手册
- 联系 USB 3.1 Gen1/Gen2 PHY IP，在 TSMC 28HPC+ 中经过硅验证 供应商
Block Diagram of the USB 3.1 Gen1/Gen2 PHY IP，在 TSMC 28HPC+ 中经过硅验证
