MIPI C-PHY v1.2 D-PHY v2.1 TX 3 trios/4 Lanes in TSMC (16nm, N7, N5A)
You are here:
USB 3.1 Gen1 / Gen2 设备控制器 IP
USB 3.1设备控制器是一个高度可配置的核心,并实现了USB 3.1设备的功能,适配第三方USB3.1PHY的接口。USB3.1设备控制器IP是USB3.0系列的一部分。这个设备控制器核心采用高性能DMA引擎,符合USB 3.1规范.
这个控制器内核被精心划分,能够支持标准的电源管理方案,其中包括时钟门控和多个电源井,适配移动和手持设备应用所需的低功耗。这个控制器的应用接口非常简单,可以很容易地适应标准的片上总线接口,如AXI、AHB、OCP以及其他标准的片外互连,易于集成到广泛的应用中。这个控制器IP还有一个专门的PHY Type-C连接器接口,用于识别Type-C的特定功能,如电缆方向、基于配置数据通道的ID功能等.
这个控制器内核被精心划分,能够支持标准的电源管理方案,其中包括时钟门控和多个电源井,适配移动和手持设备应用所需的低功耗。这个控制器的应用接口非常简单,可以很容易地适应标准的片上总线接口,如AXI、AHB、OCP以及其他标准的片外互连,易于集成到广泛的应用中。这个控制器IP还有一个专门的PHY Type-C连接器接口,用于识别Type-C的特定功能,如电缆方向、基于配置数据通道的ID功能等.
查看 USB 3.1 Gen1 / Gen2 设备控制器 IP 详细介绍:
- 查看 USB 3.1 Gen1 / Gen2 设备控制器 IP 完整数据手册
- 联系 USB 3.1 Gen1 / Gen2 设备控制器 IP 供应商
Block Diagram of the USB 3.1 Gen1 / Gen2 设备控制器 IP
USB IP IP
- HDCP 2.3 Embedded Security Modules on DisplayPort/USB Type-C
- USB 2.0 PHY TSMC 5nm, 6/7nm, 12/16nm, 22nm, 28nm, 40nm, 65nm, 130nm, 180nm
- USB 2.0 PHY GlobalFoundaries 12nm, 22nm, 28nm, 40nm
- Multi-protocol SerDes PMA
- Complete USB Type-C Power Delivery PHY, RTL, and Software
- USB 2.0 OTG High / Full / Low- Speed Dual Role IP Core