You are here:
USB 3.0/ PCIe 2.0/ SATA 3.0 Combo PHY IP，在 TSMC 28HPC+ 中经过硅验证
PHY组合包括符合SATA 3.0规范的串行ATA（SATA）、符合支持PIPE接口规范的PCIe 2.0基本规范的外围组件互连高速（PCIe）以及符合USB 3.0、USB 2.0（USB高速和全速）的通用串行总线（USB）。结合诸如PLL控制、参考时钟控制和内置功率门控控制之类的附加功能可减少功率使用。此外，由于上述可定制的低功率模式设置，PHY适用于具有不同功耗需求的各种情况。
查看 USB 3.0/ PCIe 2.0/ SATA 3.0 Combo PHY IP，在 TSMC 28HPC+ 中经过硅验证 详细介绍：
- 查看 USB 3.0/ PCIe 2.0/ SATA 3.0 Combo PHY IP，在 TSMC 28HPC+ 中经过硅验证 完整数据手册
- 联系 USB 3.0/ PCIe 2.0/ SATA 3.0 Combo PHY IP，在 TSMC 28HPC+ 中经过硅验证 供应商
USB 3.0combo PHY IP
- USB 3.0/ PCIe 2.0/ SATA 3.0 Combo PHY IP, Silicon Proven in TSMC 22ULP
- USB 3.0/ PCIe 2.0 Combo PHY IP, Silicon Proven in TSMC 28HPC+
- USB 3.0/ PCIe 2.0/ SATA 3.0 Combo PHY IP, Silicon Proven in SMIC 40LL
- USB 3.0/ PCIe 3.0/ SATA 3.0 Combo PHY IP, Silicon Proven in SMIC 14SF+
- USB 3.0/ PCIe 2.0/ SATA 3.0 Combo PHY IP, Silicon Proven in SMIC 55LL
- USB 3.0/ PCIe 2.0/ SATA 3.0 Combo PHY IP, Silicon Proven in SMIC 28SF