You are here:
USB 2.0 PHY IP Device/Host/OTG/Hub (Silicon proven in TSMC 28HPC+)
该USB 2.0 PHY IP 是为了低功耗和性能设计的完整 physical layer (PHY) IP 解决方法。USB2.0 IP 实现了高速 USB 2.0 transceiver，可与host, device和 OTG 功能控制器一起使用。USB2.0 PHY IP与UTMI+ level 3规格一起符合，集成混合信号电路，支持高速数据率至480Mbps，而backward compatible到全速(12Mbps) 和低速 (1.5Mbps) 数据率。为了针对手机和消费产品应用，USB2.0 PHY IP 还支持 supplementary USB Battery Charging 规格。USB 2.0 PHY IP 可用于在不同的 Fab / Nodes 中比如 “TSMC 28HPC+, TSMC 40LP, TSMC 40LL, UMC 28HPC, UMC 40LP, UMC 55SP, UMC 55EF, SMIC 14SF+, SMIC 40LL, SMIC 55LL”.
USB2.0 PHY IP transceiver 针对低功耗和最小die面积进行了优化，而不会牺牲性能和 high-data throughput. USB2.0 PHY IP 由一个具有Electrostatic Discharge (ESD) protection的完整on-chip physical transceiver 解决方案，被internal PLL提供的clock generation block，和一个resistor termination calibration circuit组成的确保给host 和device functionality完全支持。
USB2.0 PHY IP transceiver 针对低功耗和最小die面积进行了优化，而不会牺牲性能和 high-data throughput. USB2.0 PHY IP 由一个具有Electrostatic Discharge (ESD) protection的完整on-chip physical transceiver 解决方案，被internal PLL提供的clock generation block，和一个resistor termination calibration circuit组成的确保给host 和device functionality完全支持。
查看 USB 2.0 PHY IP Device/Host/OTG/Hub (Silicon proven in TSMC 28HPC+) 详细介绍：
- 查看 USB 2.0 PHY IP Device/Host/OTG/Hub (Silicon proven in TSMC 28HPC+) 完整数据手册
- 联系 USB 2.0 PHY IP Device/Host/OTG/Hub (Silicon proven in TSMC 28HPC+) 供应商
Block Diagram of the USB 2.0 PHY IP Device/Host/OTG/Hub (Silicon proven in TSMC 28HPC+)
