USB 2.0 主机 (xHCI) 控制器 IP
这个设计还可以为需要有限主机功能的嵌入式应用配置一个功能子集。USB 2.0主机控制器基于xHCI规范,可以在任何提供xHCI/USB堆栈的操作系统中使用,如Android、Linux和Windows。USB 2.0主机控制器为数据路径提供一个AXI或AHB主接口,并为寄存器访问提供一个AHB从接口。这个设计也可以为标准的桌面/服务器应用提供一个经过互操作验证的第三方PCI-AXI/AHB桥接器。此外,该控制器可以不提供xHCI引擎和缓冲,以直通模式运行,转发和接收USB有效载荷,并只管理USB协议。在这种情况下,客户可以实现他们自己的差异化DMA引擎。在这种配置中包括一个简单的发送和接收缓冲器,可由软件通过从属寄存器访问接口(通常是AHB)访问。这使得硬件的占用空间非常小,是软件可以完全管理USB流量的理想选择--如USB交易的排序。我们提供了高度的可配置性和可扩展性USB 2.0主机/设备/双模式控制器IP核心,适用于广泛的应用。USB 2.0控制器的设计符合USB 2.0规范版本1.0和所有相关的ECN。USB 2.0主机控制器基于xHCI规范,可选择地包含一个高性能的DMA引擎。与DMA引擎相关的所有缓冲都是可配置的。这个设计支持成熟的xHCI实现,可用于标准的PCIe-USB总线适配器/芯片组.
查看 USB 2.0 主机 (xHCI) 控制器 IP 详细介绍:
- 查看 USB 2.0 主机 (xHCI) 控制器 IP 完整数据手册
- 联系 USB 2.0 主机 (xHCI) 控制器 IP 供应商
Block Diagram of the USB 2.0 主机 (xHCI) 控制器 IP
USB IP IP
- HDCP 2.3 Embedded Security Modules on DisplayPort/USB Type-C
- USB 2.0 PHY TSMC 5nm, 6/7nm, 12/16nm, 22nm, 28nm, 40nm, 65nm, 130nm, 180nm
- USB 2.0 PHY GlobalFoundaries 12nm, 22nm, 28nm, 40nm
- Multi-protocol SerDes PMA
- Complete USB Type-C Power Delivery PHY, RTL, and Software
- USB 2.0 OTG High / Full / Low- Speed Dual Role IP Core