MIPI C-PHY/D-PHY Combo CSI-2 RX+ IP (6.0Gsps/trio, 4.5Gbps/lane) in TSMC N6
You are here:
SPI4.2
SPI4知识产权(IP)核在莱迪思可编程门阵列（FPGA）中实现了符合OIF标准的系统数据包接口第4级第2阶段版本1(SPI4.2.1)的用户实例化内核。SPI4 IP核支持多达256个数据通道和3到12.8Gbps的总吞吐量，用于连接带有OC192成帧器的网络处理器、映射器和逻辑结构，以及千兆和10千兆以太网MAC。
查看 SPI4.2 详细介绍：
- 查看 SPI4.2 完整数据手册
- 联系 SPI4.2 供应商
Block Diagram of the SPI4.2
FPGA IP
- RT-630-FPGA Hardware Root of Trust Security Processor for Cloud/AI/ML SoC FIPS-140
- Complete USB Type-C Power Delivery PHY, RTL, and Software
- Ethernet TSN Switch IP Core - Efficient and Massively Customizable
- CXL 2.0 Agilex FPGA Acclerator Card
- PCIe Gen3 to SRIO Gen3 Bridge (FPGA)
- 65nm/40nm Low Power eFPGA IP and Open Source FPGA Software