You are here:

内存和总线保护IP核

内存和总线保护IP核模块支持对外部内存进行动态加/解密及身份验证。

它支持 AHB/AXI 从/主接口，用于配置目的的 APB 端口同时包含缓存，它通常放置在处理器和外部内存控制器（DDRx）之间，此IP核通过避免任何修改、截取或分析外部数据来提高防篡改能力。

实施环节

利用 Silex Insight的 AES 核，处理器可以安全、透明地从外部内存写入/读取数据或代码，独特的架构可以实现高度的灵活性（缓存大小、性能），并允许微控制器和多核架构使用。可以考虑特定应用所需的功能，以便选择适合任何FPGA或ASIC技术的最佳配置。