MIPI C-PHY v1.2 D-PHY v2.1 TX 3 trios/4 Lanes in TSMC (16nm, N7, N5A)
You are here:
PCIe 4.0 Serdes PHY IP，在 TSMC 16FFC 中经过硅验证
PCIe 4.0 PHY IP为高宽带应用提供高性能、多通道功能和低功耗设计。 该设计支持各种 PCIe 4.0 Base应用，也符合 PIPE 4.4.1 规范。 该 IP 集成了高速混合信号电路，以支持 16Gbps 的 PCIe 4.0 流量。 PCIe 3.1在8.0Gbps数据速率、PCIe 2.1在5.0Gbps数据速率和 2.5Gbps 的 PCIe 1.1在2.5Gbps数据速率都可以被此设计兼容。 PCIe 4.0 IP 设计可以均衡支持TX和RX，满足了各种通道环境的需求。
查看 PCIe 4.0 Serdes PHY IP，在 TSMC 16FFC 中经过硅验证 详细介绍：
- 查看 PCIe 4.0 Serdes PHY IP，在 TSMC 16FFC 中经过硅验证 完整数据手册
- 联系 PCIe 4.0 Serdes PHY IP，在 TSMC 16FFC 中经过硅验证 供应商
Block Diagram of the PCIe 4.0 Serdes PHY IP，在 TSMC 16FFC 中经过硅验证
PCIe IP Core IP
- PCIe 5.0 Integrity and Data Encryption Security Module
- PCIe 6.0 Integrity and Data Encryption Security Module
- PCIe 5.0 Serdes PHY IP, Silicon Proven in TSMC 12FFC
- Multi-protocol SerDes PMA
- PCIe Gen 6 SERDES IP - supports up to 112G LR ethernet with low power and latency
- 56G Serdes in 7nm bundled with PCie Gen 5 controller IP