You are here:
PCIe 3.0 Serdes PHY IP，硅在 TSMC 7nm 中得到验证
PCIe 3.0 PHY IP的设计对于高带宽应用来说，具备高性能、多通道、低功耗的优势。PCIe 3.0 IP符合PIPE 4.3的标准，能够支持PCIe 3.0 Base应用程序中的全部频谱。IP中包含高速混合信号电路，可以支持8Gbps的PCIe 3.0速率。对于2.5Gbps的 PCIe 1.0数据速率和5.0Gbps的 PCIe 2.0数据速率，PCIe 3.0 IP都具备向后兼容的功能性。由于对TX和RX都具备支持功能，PCIe 3.0 IP可以满足各种信道传输的需求.
查看 PCIe 3.0 Serdes PHY IP，硅在 TSMC 7nm 中得到验证 详细介绍：
- 查看 PCIe 3.0 Serdes PHY IP，硅在 TSMC 7nm 中得到验证 完整数据手册
- 联系 PCIe 3.0 Serdes PHY IP，硅在 TSMC 7nm 中得到验证 供应商
Block Diagram of the PCIe 3.0 Serdes PHY IP，硅在 TSMC 7nm 中得到验证
