MIPI C-PHY v1.2 D-PHY v2.1 TX 3 trios/4 Lanes in TSMC (16nm, N7, N5A)
You are here:
MIPI D-PHY Rx IP，在 UMC 55LP 中经过硅验证
MIPI D-PHY模拟RX IP完全符合D-PHYv1.2规范。这个IP支持的协议包括显示串行接口（DSI）和MIPI摄像头串行接口（CSI-2）。这个RX PHY设计由一个时钟通道和四个数据通道组成，其中D-PHY包括了一个用于创建和接收电平信号的模拟前端和一个用于管理I/O操作的数字后端组成，支持内部终止的电阻的自动校准。
查看 MIPI D-PHY Rx IP，在 UMC 55LP 中经过硅验证 详细介绍：
- 查看 MIPI D-PHY Rx IP，在 UMC 55LP 中经过硅验证 完整数据手册
- 联系 MIPI D-PHY Rx IP，在 UMC 55LP 中经过硅验证 供应商
Block Diagram of the MIPI D-PHY Rx IP，在 UMC 55LP 中经过硅验证
MIPI DPHY Rx IP
- MIPI C-PHY/D-PHY Combo RX+ IP 4.5Gsps/4.5Gbps in TSMC N5
- MIPI C-PHY/D-PHY Combo CSI-2 RX+ IP (6.0Gsps/trio, 4.5Gbps/lane) in TSMC N6
- MIPI C-PHY/D-PHY Combo RX IP 4.5Gsps/4.5Gbps in TSMC N7
- MIPI D-PHY Rx IP, Silicon Proven in TSMC 22ULP
- MIPI D-PHY Tx IP, Silicon Proven in TSMC 22ULP
- MIPI D-PHY Universal Tx / Rx v1.1 @1.5ghz Ultra Low Power for IoT & Wearables