You are here:

MIPI D-PHY DSI/CSI Transmitter IP (Silicon proven in TSMC 22ULP)

The MIPI D-PHY Analog TX IP Core 与 D-PHY specification version 1.2 完全符合。它支持MIPI Camera Serial Interface (CSI-2) 和 Display Serial Interface (DSI protocols). 它与 one clock lane 和 4 data lanes 一起是一个 TX PHY。D-PHY 由一个 analog front end 组成的，来生成和接受 electrical level signals的, 并一个 digital back end 控制 I/O functions。Internal termination resistor 和auto-calibration.DSIPHYT22ULP 一起是一个 MIPI DSI PHY (MIPI TX DPHY)，为了数据传输包括一个 PLL, 一个 Clock Lane 和四个 Data Lane, 而且DSIPHYT22ULP 可以跟一个5V tolerance GPIO bank 一样使用。