DDR4/ LPDDR4/ DDR3L PHY IP - 1866Mbps (Silicon Proven in TSMC 28HPC+)

这DDR (Double Data Rate) PHY IP 支持 DRAM type DDR3L/DDR4/ LPDDR4, 此 PHY 提供低latency，并支持高达 3200Mbps（在 TSMC 12FFC 中）、1866Mbps throughput（在 TSMC 28HPC+ 和 UMC 28HPC+ 中）。DDR IP 符合最新的 JEDEC 标准并且silicon proven。PHY 针对高性能、低latency、低面积、低功耗、易于集成和更快的上市时间进行了优化。DDR PHY 是 DDR 控制器和 SDRAM 之间的接口。DDR 控制器用于控制 DRAM 设备以及访问data stored在这些设备上。 它为AXI master提供多个AXI接口，支持DDR PHY的DFI标准，支持DDR3L/4、LPDDR4数据速率1600~3200 Mbps、X8/X16、四级、写入leveling、数据训练、低功耗模式和待机模式。DDR（Double Data Rate）PHY 用于控制 DRAM 设备，访问存储在这些设备中的数据，为 DDR3L、DDR4 和 LPDDR4 提供 SSTL135、POD12 和 LVSTL 接口.

• 查看 DDR4/ LPDDR4/ DDR3L PHY IP - 1866Mbps (Silicon Proven in TSMC 28HPC+) 完整数据手册
• 联系 DDR4/ LPDDR4/ DDR3L PHY IP - 1866Mbps (Silicon Proven in TSMC 28HPC+) 供应商