You are here:
DDR34/LPDDR23 PHY - 40LL
第二代DDR低功耗物理层IP采用先进的双排IO结构，并采用了多项逻辑和物理的优化手段，延迟线面积减少20%，减少了每个DQ/DQS的时延误差， 消除了之前物理实现的蛇形走线及每个DQ上不同数目的或者不同推力的缓冲器等问题，进而提高了硅利用率，提高了DDR的速度，并且减少了功耗。
查看 DDR34/LPDDR23 PHY - 40LL 详细介绍：
- 查看 DDR34/LPDDR23 PHY - 40LL 完整数据手册
- 联系 DDR34/LPDDR23 PHY - 40LL 供应商