DDR3/ DDR3L Combo PHY IP - 1600Mbps（在 UMC 40LP 中经过硅验证）

这个DDR PHY IP（双倍数据速率）支持DRAM类型的DDR3、DDR3L。这个PHY可以以最小的延时获得高达1600Mbps的吞吐速率。这个DDR IP符合最新的JEDEC标准，并通过了硅验证。这个PHY IP经过优化，具有高性能、低延迟、低面积、低功率、易于集成的特性，能够帮助客户的产品缩短研发周期更快上市。DDR（双倍数据速率）控制器用于控制DRAM设备，以及访问存储在这些设备上的数据。此外，这个IP还为AXI主站提供多个AXI接口，符合DFI 2.1标准规范，在DDR3/3L模式下传输速率打到800~1600 Mbps、支持X16的设备格式，拥有双等级、写入均衡、数据训练功能和低功耗模式、待机模式。

DDR4/3 PHY IP具有高性能、低延迟、低面积、低功耗的特性，易于集成在客户的产品中，交付件以硬件 DDR PHY 的形式提供，主要以 GDSII 形式交付，包括集成的特定于应用的 DDR4/3 I/O。PHY IP基于RTL 的 PHY，拥有GDSII 的 PHY。DDR4/3 PHY包括一个通往内存控制器的DFI 2.1接口，可以与控制器结合起来，形成一个完整的DDR接口解决方案

• 查看 DDR3/ DDR3L Combo PHY IP - 1600Mbps（在 UMC 40LP 中经过硅验证） 完整数据手册
• 联系 DDR3/ DDR3L Combo PHY IP - 1600Mbps（在 UMC 40LP 中经过硅验证） 供应商