MIPI C-PHY v1.2 D-PHY v2.1 TX 3 trios/4 Lanes in TSMC (16nm, N7, N5A)
DDR/DDR2 SDRAM控制器MACO核
这个成熟的DDR/DDR2核利用LatticeSCM器件中的MACO ASIC门进行优化,充分利用其最新的结构,实现了一个更快、更小的IP核。
请注意RLDRAM IP核是使用MACO ASIC门以及FPGA阵列中的软逻辑来实现的。由于相当部分的实现是在MACO中,留给用户更多的FPGA阵列资源。
软件要求
* ispLEVER 7.1或以后的版本
* MACO设计套件
* MACO许可证文件
查看 DDR/DDR2 SDRAM控制器MACO核 详细介绍:
- 查看 DDR/DDR2 SDRAM控制器MACO核 完整数据手册
- 联系 DDR/DDR2 SDRAM控制器MACO核 供应商
Block Diagram of the DDR/DDR2 SDRAM控制器MACO核
FPGA IP
- RT-630-FPGA Hardware Root of Trust Security Processor for Cloud/AI/ML SoC FIPS-140
- Complete USB Type-C Power Delivery PHY, RTL, and Software
- Ethernet TSN Switch IP Core - Efficient and Massively Customizable
- CXL 2.0 Agilex FPGA Acclerator Card
- PCIe Gen3 to SRIO Gen3 Bridge (FPGA)
- Secure-IC's Securyzr(TM) AES-GCM Multi-Booster Réduire la liste des FPGA aux noms des gammes