You are here:
相关器IP核
这个核的功能是相关输入数据流至存储的二进制模式,称为代码序列或系数序列。该数据流可以是二进制值或多值,可以是有符号或无符号的,并在同一时间提供一个样本给核。该核可以被配置为执行真正的相关性,具有单个数据输入流和单个系数序列,或代表实部和虚部系数输入项的两个输入数据流的复数相关,以及代表实部和虚部系数的两个系数序列。该核提供多通道能力,可以支持多达256个通道。每个通道可以彼此独立地进行相关性操作。此外,多达256个不同系数序列可存储在核中,每个通道可以选择哪个系数序列与该通道相关,因此如果需要话,一个系数序列可用于所有256个通道。
查看 相关器IP核 详细介绍:
- 查看 相关器IP核 完整数据手册
- 联系 相关器IP核 供应商
Block Diagram of the 相关器IP核
FPGA IP
- RT-630-FPGA Hardware Root of Trust Security Processor for Cloud/AI/ML SoC FIPS-140
- Complete USB Type-C Power Delivery PHY, RTL, and Software
- Ethernet TSN Switch IP Core - Efficient and Massively Customizable
- CXL 2.0 Agilex FPGA Acclerator Card
- PCIe Gen3 to SRIO Gen3 Bridge (FPGA)
- Secure-IC's Securyzr(TM) AES-GCM Multi-Booster Réduire la liste des FPGA aux noms des gammes