You are here:
PCI Express 3.0, 2.0, 1.1 Controller IP Core with AMBA AXI User Interface
The PCI Express 3.0, 2.0, 1.1 Controller IP Core with AXI interface is a high performance, highly-configurable PCI Express® interface IP compliant to the PCI Express® rev.3.0 specification. The PCI Express 3.0, 2.0, 1.1 Controller inherits the leading architecture and reliability of previous generations of PCI Express interface IP and features an AXI user interface with built-in DMA, compliant to the AMBA AXI3 and AXI4 specifications.
特色
- PCI Express层
- 符合PCI Express 3.1 / 3.0和PIPE（16位和32位）规范
- 符合PCI-SIGSingle-Root I / O Virtualization （SR-IOV）规范
- 支持端点，根端口，双模配置
- 支持x16，x8，x4，x2，x1,8 GT / s，5 GT / s，2.5 GT / s速 度
- 支持AER，ECRC，ECC，MSI，MSI-X，多功能，P2P，crosslink和其他可选功能
- 支持许多ECN，包括 LTR, L1 PM substates等
- AMBA AXI层
- 符合AMBA®AXI™协议规范（AXI3，AXI4和AXI4-Lite）和AMBA®4AXI4-Stream协议规范
- 支持多种用户可选择的AXI接口，包括AXI Master，AXI Slave，AXI Stream
- 每个AXI接口数据宽度可独立配置为256位，128位 和64位
- 每个AXI接口可以在单独的时钟域中运行
- 数据引擎
- 内置Legacy DMA引擎
- 最多8个DMA通道，Scatter-Gather，descriptor prefetch
- Completion reordering，中断和descriptor reporting
- 可选的地址转换表，用于直接PCIe到AXI和AXI到 PCIe
优势
- 在相同的RTL代码情况下，可配置的pipelining操作 可在英特尔和Xilinx FPGA上实现全速运行，完全支 持FPGA设计生产，最高可达 Gen3 x16
- 完整实现PCIe到AXI排列规则和AXI到PCIe排列规则 确保防止AXI锁死
- 完整的AXI桥接和AXI互连可在AXI接口上发挥所有 性能
- 多个AXI主接口的可用性，这是高级SSD最大化吞 吐量的关键优势
- 可选的QuickBoot模式允许最多4倍的link training，将系统级仿真时间缩短20％
可交付内容
- IP文件
- Verilog RTL源代码
- 功能仿真库
- 配置助手GUI
- 文档
- PCI Express® Bus Functional Model
- 加密模拟库
- 软件
- PCIExpress®Windowsx64和Linux x64设备驱动程序
- PCIe C API
- 参考设计
- 可合成的Verilog RTL源代码
- 模拟环境和测试脚本
- 可合成项目和DC constraint文件（ASIC）
- FPGA硬件平台的可合成项目和constraint文件
Block Diagram of the PCIe 3.1 / 3.0根端口，端点，双模，Controller IP内核， 内置DMA和可配置AMBA AXI互连
查看 PCIe 3.1 / 3.0根端口，端点，双模，Controller IP内核， 内置DMA和可配置AMBA AXI互连 详细介绍：
- 查看 PCIe 3.1 / 3.0根端口，端点，双模，Controller IP内核， 内置DMA和可配置AMBA AXI互连 完整数据手册
- 联系 PCIe 3.1 / 3.0根端口，端点，双模，Controller IP内核， 内置DMA和可配置AMBA AXI互连 供应商
PCI Express Controller IP
- Configurable PCI Express 4.0 Controller for ASIC/SoC with a configurable AMBA AXI3/AXI4 user interface
- PCIe 5.0 Controller
- Configurable PCI Express 3.0, 2.0, 1.1 Controller IP for ASIC/SoC
- Complete PCIe 4.0 Soft IP supporting endpoint, root port, switch, bridge and advanced features such as SR-IOV, multi-function, data protection (ECC, ECRC), ATS, TPH, AER and more
- XpressCCIX-AXI Controller IP for PCIe 5.0 with CCIX ESM support
- PCIE Gen5 digital controller