完整的PCIe4.0 软核支持断点，根断点，转换器，桥线以及拥有先进的特性如 SR-IOV,多功能，数据保护（ECC,ECRC），ATS,TPH,AER 等等

特色

• 接口
• 符合基本的PCIe 4.0规格, Rev4.0
• 支持端点，根端点，双模式以及切换器模式
• 每条通道支持2.5，5.0，8.0以及16.0 Gbps 的连接速率
• 在Gen4，Gen3，Gen2，Gen1 速率下支持x16, x8, x4, x2, x1
• 最大可负载容量高达4KB
• 支持所有的存储器，I/O,配置以及信息交流
• 支持多达4个端对端的TLP 前缀
• 一个虚拟通道
• 断点设置的功能多达8个
• 接收和重发的缓存大小是可配置的
• 接收缓存可以被分流
• 接收发送用户应用接口
• 跨时钟域用户时钟集成在应用层面支持用户自选频率
• 用户接口
• 用于数据发送和接收
• 256- bit 数据路径，用户自定义频率
• 用于配置，调试，检测以及具有先进特性的边带接口
• 因良好的IP 向导而容易客制化
• 用户后门进入PCIe配置空间
• 集成在硅片上的都是有用的特性
• 事务层可以被分流
• 配置
• 端点设计上实现Type 0 配置空间以及桥设计
• 根端口，转换器以及桥设计上实现Type 1 配置空间
• 端点可以实现多达6个 BARs加上扩展的ROM
• 根端口可以实现所有的I/0 以及存储界面
• 先进的产品特点包括：
• 多功能
• 多路（只有端点作为接收者）
• 支持先进的错误报告（AER）
• 数据保护：端对端循环冗余校验（ECRC)代以及校验支持
• 测试端口功能性
• 数据保护（ECC,ECRC）
• 端对端的TLP 前缀
• TLP 进程示意
• 优化缓冲区刷新/填充
• 活动状态电源管理 和遗留的电量管理
• 通道逆转
• 原子操作
• SRIOV(每个物理功能多达64个虚拟功能）
• 地址转化服务，包括页面请求接口
• 用于根端口的选择性路径解释，只有转换器和SR-IOV 启用的端点
• 带有CLKREQ的L1 PM 亚态
• 所有电源状态和相关的逻辑都已经实现
• 本地活跃状态电源管理，支持L0s和L1状态
• 支持网路唤醒(网路唤醒信息）以及警示灯（唤醒）
• 支持MSI（多达32路）和INT通知
• 支持MSI-X 功能
• 延迟容忍报告
• 基于ID 的命令
• 重定时器（外延设备）存在检测
• PHY 接口
• PIPE4.0 和兼容PIE-8
• 16位，32位和64位 PIPE 接口
• Gen3 模式下 32 位/250 MHz X1,X4,X8
• 16位模式支持X1，X4，X8和X16
• 特点：
• PCIe 接口
• 符合基本的PCIe 4.0规格，Rev4.0
• 支持端点，根端口，双模式以及Switch 模式

优势

• 在高速接口协议和技术方面拥有20多年专业的设计经验，有6200多个客户，包括几百个tape out的 ASIC 项目。
• 通过同样的RTL实现从FPGA 原型验证设计到ASIC/SOC 量产的无缝对接。
• 适用于PCIe 4.0 的早期采用者
• 目标工艺是TSMC16nm FinFET 以及TSMC28nm
• 跟多个16G phy vendors 合作集成正在进行的项目Root-port, Endpoint,Dual-mode, Switch 等不同模式都是可以非常灵活地进行配置
• 支持非常领先的低功耗状态对于能量敏感的应用
• 带有跨时钟域的可配置用户接口提供了最大的接口灵活性和吞吐量。
• 广泛的数据完整性特征对于存储或者其他的重要数据应用为整个数据路径提供了数据保护
• 广受赞扬的全球5天24小时的支持

可交付内容

• XpressRICH4 IP
• 可综合的 Verilog RTL 源代码
• 功能仿真的仿真库
• 配置助手GUI
• PCIe 总线功能模式
• 仿真库
• 软件设计包
• PCIe Linux 设备驱动器（二进制或者是源代码)
• C API
• 可执行的参考设计测试和C++/Java 源代码
• 参考性设计
• 仿真环境和测试脚本
• ASIC集成脚本
• 完整文档
• XpressRich4 IP 使用手册
• PCIe BFM（总线功能模型）使用手册
• SDK 使用手册
• 入门手册

Block Diagram of the 完整的PCIe4.0 软核支持断点，根断点，转换器，桥线以及拥有先进的特性如 SR-IOV,多功能，数据保护（ECC,ECRC），ATS,TPH,AER 等等

Video Demo of the 完整的PCIe4.0 软核支持断点，根断点，转换器，桥线以及拥有先进的特性如 SR-IOV,多功能，数据保护（ECC,ECRC），ATS,TPH,AER 等等

Enhanced support of SR-IOV (single root I/O virtualization) within their XpressRICH3 PCI Express Gen3 IP solution, enabling customers to deploy virtualized applications more quickly and efficiently directly from within the PCI Express interface. The PLDA soft IP solution with SR-IOV capability is available for ASIC and FPGA and has been extensively tested on PLDA leading edge FPGA boards. The solution provides up to Gen3 x16 support, making PLDA the PCIe Gen3 IP of choice for leading ASIC and FPGA designs.

• 查看 完整的PCIe4.0 软核支持断点，根断点，转换器，桥线以及拥有先进的特性如 SR-IOV,多功能，数据保护（ECC,ECRC），ATS,TPH,AER 等等 完整数据手册
• 联系 完整的PCIe4.0 软核支持断点，根断点，转换器，桥线以及拥有先进的特性如 SR-IOV,多功能，数据保护（ECC,ECRC），ATS,TPH,AER 等等 供应商