You are here:
Complete PCIe 4.0 Soft IP supporting endpoint, root port, switch, bridge and advanced features such as SR-IOV, multi-function, data protection (ECC, ECRC), ATS, TPH, AER and more
XpressRICH4是一款可配置且可扩展的PCIe controller Soft IP，专为ASIC和FPGA实现而设计。 XpressRICH4 IP符合PCI Express 4.0和3.1 / 3.0规范，以及PCI Express（PIPE）规范 的PHY接口。 IP可以配置为支持端点，根端口，交换机端 口和双模拓扑，允许各种使用模型。提供的图形用户界
面（GUI）向导允许设计人员通过启用，禁用和调整大 量参数来定制IP以满足其精确要求，包括数据路径大小，PIPE接口宽度，低功耗支持，SR-IOV， ECC，AER等，以 实现最佳吞吐量，最低延迟，优化大小和降低功耗。XpressRICH4 IP使用多个PCIe VIP和测试套件进行验证，并在使用各种商用和专有PCIe PHY的数百种设计的生 产芯片中得到验证。 PLDA XpressRICH4 PCIe IP是需要企 业级功能，最高性能，可靠性和可扩展性的设计人员的 首选。
面（GUI）向导允许设计人员通过启用，禁用和调整大 量参数来定制IP以满足其精确要求，包括数据路径大小，PIPE接口宽度，低功耗支持，SR-IOV， ECC，AER等，以 实现最佳吞吐量，最低延迟，优化大小和降低功耗。XpressRICH4 IP使用多个PCIe VIP和测试套件进行验证，并在使用各种商用和专有PCIe PHY的数百种设计的生 产芯片中得到验证。 PLDA XpressRICH4 PCIe IP是需要企 业级功能，最高性能，可靠性和可扩展性的设计人员的 首选。
特色
- PCI Express层
- 符合PCI Express 4.0或3.1 / 3.0以及PIPE（8-, 16- 和 32-bit）规范
- 符合PCI-SIGSingle-Root I / O Virtualization （SR-IOV）规范
- 支持端点，根端口，双模式，交换机端口配置
- 支持16 GT/s, 8 GT/s, 5 GT/s, 2.5 GT/s 速度的x16, x8, x4, x2, x1
- 支持AER，ECRC，ECC，MSI，MSI-X，Multi-function，crosslink和其他可选功能
- 其他可选功能包括OBFF，TPH，ARI，LTR，IDO，L1 PM substates等。
- 用户界面层
- 256-bit 低延迟发送/接收用户界面
- 用户可选的交易/应用层时钟频率
- 用于PCIe配置访问，内部状态监视，调试等的边带 信令
- 支援可bypass交易层
优势
- 为减少门数和实现最佳吞吐量，内部数据路径大 小能根据链路的速度最大值和宽度自动向上或向 下扩展（256-，512-bits）
- 动态可调应用层频率低至8Mhz，节省更多功率
- O可选的MSI / MSI-X寄存器重新映射到存储器，以便 在实现SR-IOV时减少门数
- 在相同的RTL代码情况下，可配置的pipelining操作 可在英特尔和Xilinx FPGA上实现全速运行，完全支 持FPGA设计生产，最高可达Gen4 x8 / Gen3 x16
- 超低发送和接收延迟（不包括PHY）
- 接收端（Rx Stream）和发送端（合并的重放/发送缓冲区）上的智能缓冲管理可降低内存占用
- 可选的bypass交易层支持客户特定的交易层和应用程序层
- 可选的QuickBoot模式允许最多4倍的link training，将系统级仿真时间缩短20％
可交付内容
- IP文件
- Verilog RTL源代码
- 功能仿真库
- 配置助手GUI
- 文档
- PCI Express® Bus Functional Model
- 加密模拟库
- 软件
- PCIExpress®Windowsx64和Linux x64设备驱动程序
- PCIe C API
- 参考设计
- 可合成的Verilog RTL源代码
- 模拟环境和测试脚本
- 可合成项目和DC constraint文件（ASIC）
- FPGA硬件平台的可合成项目和constraint文件
Block Diagram of the Complete PCIe 4.0 Soft IP supporting endpoint, root port, switch, bridge and advanced features such as SR-IOV, multi-function, data protection (ECC, ECRC), ATS, TPH, AER and more
Video Demo of the Complete PCIe 4.0 Soft IP supporting endpoint, root port, switch, bridge and advanced features such as SR-IOV, multi-function, data protection (ECC, ECRC), ATS, TPH, AER and more
Enhanced support of SR-IOV (single root I/O virtualization) within their XpressRICH3 PCI Express Gen3 IP solution, enabling customers to deploy virtualized applications more quickly and efficiently directly from within the PCI Express interface. The PLDA soft IP solution with SR-IOV capability is available for ASIC and FPGA and has been extensively tested on PLDA leading edge FPGA boards. The solution provides up to Gen3 x16 support, making PLDA the PCIe Gen3 IP of choice for leading ASIC and FPGA designs.
查看 Complete PCIe 4.0 Soft IP supporting endpoint, root port, switch, bridge and advanced features such as SR-IOV, multi-function, data protection (ECC, ECRC), ATS, TPH, AER and more 详细介绍：
- 查看 Complete PCIe 4.0 Soft IP supporting endpoint, root port, switch, bridge and advanced features such as SR-IOV, multi-function, data protection (ECC, ECRC), ATS, TPH, AER and more 完整数据手册
- 联系 Complete PCIe 4.0 Soft IP supporting endpoint, root port, switch, bridge and advanced features such as SR-IOV, multi-function, data protection (ECC, ECRC), ATS, TPH, AER and more 供应商
PCIe IP
- PCIe 5.0 PHY in TSMC (16nm)
- Customizable Embedded Multi-port PCIe Switch
- PCIe 5.0 Controller
- XpressCCIX-AXI Controller IP for PCIe 5.0 with CCIX ESM support
- PHY/PCS Logical Sub-Block IP Core for PCIe supporting PCIe 5.0, 4.0, 3.1 PHY/PMA and compliant to the PIPE 5.2 and 4.4.1 Specifications
- USB 3.0 SATA 3.0 PCIe 2.0 XAUI MultiPHY