You are here:
通用公共无线接口 - CPRI IP核
本页面为您提供莱迪思通用公共无线接口(CPRI)IP核的相关技术信息。该IP核可与集成在LatticeECP3™ 和ECP5™ LFE5UM FPGA中的SERDES和物理编码子层(PCS)一同实现CPRI规范的物理层并且交错插入IQ数据以及同步、控制和管理信息。它可用于连接无线设备控制(REC)和无线设备(RE)模块。
CPRI IP核不仅能够实现支持CPRI规范的物理层(基本功能)所需的功能,还能满足和链路延迟相关的特定需求(低延迟特性)。
CPRI核配置还支持5G版本(4.9152 Gbps)。除了数据速率之外,它与支持3G的“低延迟”版本是一样。
CPRI IP核不仅能够实现支持CPRI规范的物理层(基本功能)所需的功能,还能满足和链路延迟相关的特定需求(低延迟特性)。
CPRI核配置还支持5G版本(4.9152 Gbps)。除了数据速率之外,它与支持3G的“低延迟”版本是一样。
查看 通用公共无线接口 - CPRI IP核 详细介绍:
- 查看 通用公共无线接口 - CPRI IP核 完整数据手册
- 联系 通用公共无线接口 - CPRI IP核 供应商
Block Diagram of the 通用公共无线接口 - CPRI IP核
![通用公共无线接口 - CPRI IP核 Block Diagam](http://www.design-reuse.com/sip/blockdiagram/24860/9-main-Common-Public-Radio-Interface-IP-Core.png)
FPGA IP
- RT-630-FPGA Hardware Root of Trust Security Processor for Cloud/AI/ML SoC FIPS-140
- Complete USB Type-C Power Delivery PHY, RTL, and Software
- Ethernet Enterprise Switch/Router IP Core - Efficient and Massively Customizable
- CXL 2.0 Agilex FPGA Acclerator Card
- PCIe Gen5 Switch (FPGA)
- PCIe Gen3 to SRIO Gen3 Bridge (FPGA)