You are here:

Viterbi译码器模块

Viterbi译码是一种有效的卷积编码的解码算法，将受到通道噪声破坏的卷积编码序列恢复为原始序列。在如下所示的数字数据发送-接收系统中，对数字数据流（例如：语音、图像或任何分组数据）进行编码、调制，并通过有线或无线通道传输。一个“噪音”模块连接到通道，象征性地表示通道的噪声。在接收端，从通道接收到的数据首先进行解调，然后使用Viterbi译码器解码。解码输出等于发送的数字数据流。

莱迪思的Viterbi译码器模块IP核是一个可配置参数的Viterbi译码器，可用于解码不同组合的卷积编码序列。该解码器支持各种码率、约束长度和生成多项式。它还允许软判决译码，并能够解码打孔码（punctured code）。IP核可以在连续或块模式下工作，由通道决定。无论是Tail Biting或Zero Flushing卷积码都可以在块模式下解码。所有可配置的参数，包括运作模式、生成多项式、打孔码块（punctured block）大小、打孔模式（puncture pattern）都可以由用户定义，以满足其应用需求。码率和打孔模式也可以在译码器工作时通过输入端口进行动态更改。莱迪思的Viterbi译码器模块IP符合多种网络和无线标准，适用于使用各种卷积编码方法的编码器。