You are here:
2D FIR 滤波器IP核
二维FIR滤波器IP核能够实施输入视频帧的窗口部分的实时二维卷积，系数矩阵存储在内部存储器中。其灵活的架构支持各种用莱迪思器件系列的多种滤波运算。高度参数化的设计利用了莱迪思FPGA中的嵌入式DSP块。一个简单的I / O握手信号使得该核适合流或突发的输入视频数据。系数可在编译时设置，或通过一个简单的存储器接口在系统中更新。
查看 2D FIR 滤波器IP核 详细介绍：
- 查看 2D FIR 滤波器IP核 完整数据手册
- 联系 2D FIR 滤波器IP核 供应商
Block Diagram of the 2D FIR 滤波器IP核
FPGA IP
- RT-630-FPGA Hardware Root of Trust Security Processor for Cloud/AI/ML SoC FIPS-140
- Complete USB Type-C Power Delivery PHY, RTL, and Software
- Ethernet TSN Switch IP Core - Efficient and Massively Customizable
- CXL 2.0 Agilex FPGA Acclerator Card
- PCIe Gen3 to SRIO Gen3 Bridge (FPGA)
- Secure-IC's Securyzr(TM) AES-GCM Multi-Booster Réduire la liste des FPGA aux noms des gammes