You are here:
12G 多协议 Serdes IP，在 SMIC 14SF+ 中经过硅验证
多协议 SerDes PHY 符合 PCIe 2.0 基本规范并支持 PIPE 接口规范的外围组件，能够与PCIe、符合 USB 3.0 的通用串行总线 （USB）及符合 SATA 3.0 规范的 USB 2.0（USB 高速和全速）和串行 ATA （SATA）相连接。通过额外的PLL控制、参考时钟控制和嵌入式电源门控控制，实现低功耗。此外，低功耗模式设置是可配置的，这个PHY IP广泛适用于不同功耗考虑下的各种场景。这个设计在SMIC 28nm工艺节点通过硅验证
查看 12G 多协议 Serdes IP，在 SMIC 14SF+ 中经过硅验证 详细介绍：
- 查看 12G 多协议 Serdes IP，在 SMIC 14SF+ 中经过硅验证 完整数据手册
- 联系 12G 多协议 Serdes IP，在 SMIC 14SF+ 中经过硅验证 供应商