You are here:
112G LR 多协议 SerDes PHY
一种基于 ADC 的长距离 (LR) 112G SerDes PHY 解决方案，提供适用于下一代网络和超大规模数据中心应用的一流性能和功率效率。
112G 工作原理
Rambus 112G LR MPS PHY 是一种全面的 IP 解决方案，旨在为下一代网络和超大规模数据中心在具有挑战性的长距离信号环境中提供一流性能。该解决方案在插入损耗超过 35dB 的铜缆和背板信道上支持 PAM-4 和 NRZ 信号以及 10.31 – 106.25 Gbps 的数据速率。112G MPS 架构的核心是一个运行速率为 56 GS/s 的 ADC，功耗可调，性能更优，同时 BER 较低。
112G LR MPS PHY 采用面向系统的方法进行设计，最大限度地提高了在包括 100 – 800 GbE 以及 112G 芯片到芯片 (C2C) 和芯片到模块 (C2M) 应用在内的当今最具挑战性的系统环境中的灵活性。
可用于先进的 7nm FinFET 工艺。
112G 工作原理
Rambus 112G LR MPS PHY 是一种全面的 IP 解决方案，旨在为下一代网络和超大规模数据中心在具有挑战性的长距离信号环境中提供一流性能。该解决方案在插入损耗超过 35dB 的铜缆和背板信道上支持 PAM-4 和 NRZ 信号以及 10.31 – 106.25 Gbps 的数据速率。112G MPS 架构的核心是一个运行速率为 56 GS/s 的 ADC，功耗可调，性能更优，同时 BER 较低。
112G LR MPS PHY 采用面向系统的方法进行设计，最大限度地提高了在包括 100 – 800 GbE 以及 112G 芯片到芯片 (C2C) 和芯片到模块 (C2M) 应用在内的当今最具挑战性的系统环境中的灵活性。
可用于先进的 7nm FinFET 工艺。
特色
- 支持最多 4 个双工通道和 10.3 – 106 Gbps 的数据速率
- 嵌入式微处理器可进行受固件控制的 PMA 配置、初始化和适配，从而尽量提高灵活性，减少 ASIC 集成工作量
- 带有片上电容器的 RX 前端同时支持交流耦合和直流耦合信道
- 可配置架构为中低损耗的信道实现节能模式
- 灵活的 ASIC 接口，可在多个 PMA 之间共享阻抗代码，并减少片上阻抗校准所需外接参考电阻器的数量
- 可编程 TX/RX 均衡器，包括以下功能：
- 可扩展信道范围的 4 抽头发送 FFE（2 抽头前光标抽头、主抽头和 1 后光标抽头）
- 将模拟前端的 14dB 峰值增益与 CTLE 相结合
- 多抽头数字 FFE 和 DFE
- 集中式 LC-PLL 支持多种参考时钟频率和通道工作频率
- 选择性地从专用引脚或内部 ASIC 接口引脚获取差分参考时钟输入
- 所有 PMA 功能均可直接控制寄存器
- 布局灵活，可以沿各个 ASIC 边缘放置
- PMA 可以在广泛的工作结温范围（-20 至 105°C）内符合规范。PLL、偏置电路和数据路径可在 -40 至 125°C 正常运行
- 现场实时监控和接收数据眼电压直方图
- 内置 PRBS 生成器和检查器，并可生成自定义模式
- 数字逻辑支持 ATPG 多路扫描
- 适用于 SerDes 引脚的 IEEE 1149.6 JTAG 边界扫描
- 内置 BER 监控器，包括一个计算收到的总位数的 40 位计数器和一个计算模式检查器检测到的错误总数的 30 位计数器
- 支持内部串行环回和并行环回
- 可使用接口或简单的并行读写端口连接 JTAG TAP 控制器
优势
- A 56 GS/s ADC provides extended reach and future scalability
- Configurable architecture enables power savings for low-loss channels
- Analog RX CTLE
- Digital TX/RX FFE and DFE
- Supports Ethernet auto negotiation and link training
- Multiple lane configurations to allow flexible ASIC floorplan integration
- Extensive debug capabilities and interfaces using internal microprocessor
- LabStation™ software and scripts for enhanced bring-up and validation
- Available in advanced 7nm FINFET process node
可交付内容
- PMA 硬核及设计套件
- Verilog 模型
- LEF 摘要(.lef)
- 时序模型(.lib)
- CDL 网表(.cdl)
- ATPG 模型
- IBIS-AMI 模型
- GDSII 布局
- DRC 和 LVS 报告
- 数据表
- SoC 集成指南
- 可选设计集成和启动支持服务
应用
- 100/200/400/800 GbE interfaces
- 112G chip-to-module (C2M) interfaces
- 112G chip-to-chip (C2C) interfaces
Block Diagram of the 112G LR 多协议 SerDes PHY
查看 112G LR 多协议 SerDes PHY 详细介绍：
- 查看 112G LR 多协议 SerDes PHY 完整数据手册
- 联系 112G LR 多协议 SerDes PHY 供应商