MIPI C-PHY v1.2 D-PHY v2.1 TX 3 trios/4 Lanes in TSMC (16nm, N7, N5A)
创意电子正式流片基于台积电 3 納米与 CoWoS 技术的 UCIe 32G IP
2024年01月10日台湾新竹–—先进特殊应用集成电路 (ASIC) 领导厂商创意电子 (GUC) 宣布,已顺利正式流片生产每通道 32Gbps 的 Universal Chiplet Interconnect Express™ (UCIe™) 物理层IP,这个目前速度最快的 UCIe 将可运用在人工智能 (AI)/高效能运算 (HPC)/xPU/网络应用上。 UCIe
32G 小芯片接口可提供领先业界的带宽密度,高达每 1 毫米晶粒边缘 10 Tbps (5 Tbps/mm 全双工)。 此芯片系采用台积电 N3P 硅晶圆制程与CoWoS® 先进封装技术。
创意电⼦近⼏年着⼿开发了⼀系列⽤于台积电 N7、N5 和 N3 制程节点的小芯片互连 IP (GLink-2.5D)。 GLink-2.5D IP 均已通过流片验证,在最高达 17.2 Gbps 下仍能稳健运转,且原始 BER<1E-20。 此外,由于内建 CRC 校验设计以及重传缓冲区,可达到远小于 1 的 FIT,进而满足最严苛的⻋⽤可靠性要求。 GLink-2.5D 可支持所有台积电 2.5D 技术 (CoWoS-S/R/L、InFO_oS)。
UCIe Consortium 对小芯片接口的互操作性怀有愿景。 而创意电子已研发许多通过流片验证的GLink-2.5D IP 产品,在导入 UCIe 时更充分善用我们在这方面的优势,从而以最优异的效能参数充分降低迈向 UCIe 的⻛险。 创意电子也采用 UCIe 串流协议 (Streaming Protocol),研发了适用于AXI、CXS 与 CHI 总线的网桥。 这些网桥经过优化,具备高流量密度、低功耗、低数据传输延迟,以及高效率的端对端流程控管等优异特性,有助顺畅无碍地由单芯片 NoC 转换至小芯片架构; 它们也支持动态电压频率调整 (DVFS),可在不中断数据流的情况下根据性能要求随时变更电压与总线频率。
创意电子的 UCIe IP 支持 UCIe-1.1 Preventive Monitoring (预防性监控) 功能, 它含有proteanTecs 的 I/O 信号质量监控器,而且早已于 GLink-2.5D 系列中测试过。 监控功能会在数据传输期间以任务模式持续监控信号质量,不会发生再训练或任何其他数据传输中断的情况。 每⼀个信号信道都会持续受到监控并分别报告,同时也会侦测电源和信号完整性事件。 此外,监控功能也会预先辨识凸块和传输线等缺陷,以免接口因此失效, 而修复算法会接着以备份通道替换 I/O 接近临界点的信道以防⽌系统失效,进⽽延⻓芯片的使⽤寿命。
创意电⼦营销⻓ Aditya Raina 表⽰:「我们很荣幸宣布推出全球第⼀个⽀持 32 Gbps 的 UCIe IP,我们采用台积电的 7 納米、5 納米和 3 納米技术,建立了完备且经过流片验证的 2.5D/3D 小芯片IP 产品组合。 创意电子将结合自身的设计专业能力、封装设计、电气和热模拟,以及对包括 CoWoS、
InFO 及 SoIC 等台积电 3DFabric 产品的 DFT 与生产测试能力,为客户提供稳健且全方位的解决方案,协助他们缩短设计周期,快速推出人工智能 (AI)/高效能运算 (HPC)/xPU/网络等产品。」
创意电⼦技术⻓ Igor Elkanovich 表示:「我们致力推出速度最快、功耗最低的 2.5D/3D 小芯片及HBM 接口 IP。 2.5D 与 3D 封装现在都趋向使用 HBM3/4、GLink-2.5D/UCIe 及 GLink-3D 接口,这有助于⽇后研发出⾼度模块化且远⼤于光罩尺⼨的新⼀代处理器。」
|