T2M发布28 nm HPC+工艺下的 USB 3.2 Gen2x2 主机和设备IP以及整体解决方案，帮助芯片设计公司提供高速的数据传输芯片设计

2023年3月9日，全球独立的半导体 IP供应商和技术专业公司T2M-IP 发布来自其伙伴的USB 3.2 Gen2x2主机和设备Controller及配套PHY IP，这个设计在 28nm HPC+的工艺节点上已经通过硅验证，并可以便捷地集成到各类相关设备所需的芯片中，在历史上，这个设计在工业领域和消费类电子领域都有相当规模的量产记录。

这个在28nm HPC+ 工艺节点下验证的设计，支持双通道的配置，其中每通道的传输速率可达 10Gbps。采用这个USB 3.2 主机和设备Controller 的IP设计可以实现完整的USB 3.2主机和设备功能，另外也可根据客户的具体需求进行客制化设计。再加上配套的USB 3.2 Gen2x2 PHY IP设计，就可以实现全部的USB 3.2相关的芯片方案，实现超高速的数据传输。USB 3.2 Gen2x2 IP的架构支持移动设备和手持应用所需的低功耗要求，同时支持USB3.2规范所定义的高性能DMA传输机制，另外也包含规范中所定义的电源管理机制，如各种电路模块所需的时钟信号选中控制以及各种电路模块的供电管理机制。

芯片设计公司可以以很小的代价将这个USB 3.2 Gen2x2主机和设备Controller IP应用到各种芯片的设计中，这个方案能够以便捷的方式支持常见的SoC架构所采用的AXI、AHB、OCP等总线标准。除此之外这个方案也提供了独立的接口在物理层可与各类Type-C的设计进行互联。因此这个设计可以支持各类USB传输协议，包括批量传输，中断传输和同步传输等。在功耗方面，这个设计方案支持 USB 规范所定义的各种低功耗操作，包括挂起、远程唤醒和 USB 3.0/2.0 链路电源管理机制等。

与之配套的PHY IP也具备多项突出的特点。在电源管理方面，这个采用28nm HPC+ 工艺的USB 3.2 Gen 2x2 主机和设备Controller以及配套的PHY IP 符合USB 3.2和2.0电源规范；在应用协议方面，这个PHY设计符合UTMI+和PIPE4.0规范所定义的要求，最高支持20Gbps的各类应用数据传输。这个PHY 设计支持USB Type-C接口，具有主动开关操作，支持双向插入操作及特殊功能。这个PHY设计在同类的USB 3.2 Gen2x2应用中采用了最小尺寸的制造工艺。这个PHY 设计支持两种时钟来源，内置的25MHz晶体振荡器的输入或者外部时钟源。在整体上，这个PHY设计功耗测量结果较低，在收发传输上分别采用CTLE+1抽头的 DFE架构和3抽头的FIR均衡器保证数据的无损传输。

采用28nm HPC+ 工艺的USB 3.2 Gen 2x2 主机和设备Controller以及 配套的PHY IP 已用于半导体行业的扫描仪、数码相机、可移动媒体驱动器、大容量存储设备、显示和扩展坞应用、云计算、汽车应用、消费电子、智能手机和其他工业用途...

除了USB 3.2 IP核，T2M广泛的硅接口IP核产品组合还包括HDMI，DP，MIPI（CSI，DSI，UniPro，UFS，RFFE，I3C），PCIe，DDR，1G以太网，V-by-One ，可编程SerDes、OnFi等等，可根据客户需求移植到不同晶圆厂的主流工艺节点，最小工艺尺寸小7nm。