T2M发布40nm MIPI D-PHY/LVDS组合PHY IP核，提升显示接口的数据速率

2022年9月8日，全球独立的半导体IP核供应商和技术专业公司T2M^IP很高兴地宣布，其合作伙伴的MIPI D-PHY/LVDS组合PHY IP核与配套的控制器IP在主流工厂的40nm工艺节点实现量产，支持客户采用该IP组合设计高可靠性的低功耗数据传输芯片组。

MIPI D-PHY/ LVDS组合PHY IP核针对低功耗方式下的高带宽数据通信应用需求。支持GVI、LVDS或MIPI DSI的接口要求，根据芯片的规格配置，可成为D-PHY或LVDS的组成部分。在GVI/LVDS应用方式下，由IP核构成的宏模块包含多个发送通道和一个SU单元。发送通道的宏模块可以配置为GVI（CML）或LVDS模式；在MIPI D-PHY应用方式下，宏模块由一个时钟通道和四个数据通道构成。

配合DPHY和LVDS的直流耦合或GVI的交流耦合技术，MIPI D-PHY/ LVDS组合PHY IP核支持每个通道的并行接口配置为10位/9位/8位/7位，还支持0~9dB范围的2抽头FFE（前馈均衡）编程。DPHY IP核可以以一个时钟通道和四个数据通道支持双向的数据传输，同时实现RX处理和CD机制的低功耗指标。这个IP核可实现的数据速率范围是：GVI：0.5Gbps~4.0Gbps；LVDS：0.25Gbps~2.0Gbps。

D-PHY IP核：187.5Mbps~1.5Gbps（高速）和10Mbps（低功耗）。

这个40nm工艺的D-PHY/LVDS Combo PHY IP核可采用单一的PLL电路实现所有通道的信号处理，即噪声环境下受干扰信号的检测、均衡、调制-解调、滤波和恢复。Combo PHY具有嵌入的BIST电路，支持线键bonding的封装工艺。该IP核的参考时钟电路频率可进行变成配置，将每个数据通道的启用或关闭进行单独管理，实现的待机功耗非常低。

MIPI D-PHY/LVDS组合PHY IP核已被用于半导体行业的智能手机、汽车摄像头、数字电视、掌上电脑、个人电脑、虚拟广告屏幕和其他工业用途。

除了40nm的MIPI D-PHY/LVDS组合PHY IP核，T2M广泛的硅接口IP核组合包括USB、HDMI、显示端口、MIPI（DSI、CSI、UniPro、UFS、RFFE、I3C）、PCIe、DDR、1G以太网、V-by-One、可编程SerDes、OnFi等，在主要工厂的工艺几何尺寸小至6nm。它们还可以根据客户的定制要求，移植到其他晶圆厂的相关工艺节点。