Cadence 推出业界首个用于 CXL 3.0 的验证 IP 和系统 VIP，加速超大规模系统级芯片设计

新一代 CXL VIP 和系统 VIP 工具提供了更快的测试路径，并符合最新标准的要求

中国上海，2022 年 8 月 10 日 —— 楷登电子（美国 Cadence 公司，NASDAQ：CDNS）今日宣布推出业界首个针对 Compute Express Link（CXL）3.0 标准的验证 IP（VIP）和系统级 VIP（系统 VIP），以加速新技术的采用。Cadence CXL 3.0 VIP与 Cadence PCI Express®（PCIe®）6.0 VIP 集成，提供了从 IP 到系统级芯片（SoC）的完整解决方案，助力用户成功设计高性能数据中心应用。

Cadence CXL VIP 采用了高性能的建模方式，使设计师能够快速、全面地完成功能验证，同时减少工作量，更大程度确保设计按预期运行。CXL VIP 采用了 Cadence TripleCheck™ 技术，它提供了一套符合协议规范的验证计划，并链接到全面的覆盖率模型和强大的测试套件，以确保待测设计符合协议规范。

Cadence 系统 VIP 解决方案也根据最新的CXL规范进行了扩展。该解决方案包括用于 CXL 的 System Traffic Library，可提供在软件仿真和硬件仿真中无缝运行的即用型 SoC 级测试，还包括用于从 CXL 到 DDR 的自动性能分析的 System Performance Analyzer，以及提供自动一致性和数据完整性检查的 System Scoreboard。

“CXL 是一项正在快速发展的颠覆性技术，早期采用者需要有能力验证并确保符合规范，以实现最快的 IP 验证收敛路径，”Intel Corporation 技术倡议总监 Jim Pappas 说，“我们很高兴看到 Cadence 为最新的标准（包括最新的 CXL 3.0 协议）提供了先进的验证解决方案。”

“CXL 已经成为超大规模、数据中心和云应用的基础，随着 CXL 3.0 规范的发布，需要使用能够满足最新要求的工具，确保早期采用者可以成功构建和验证他们的系统级芯片，”Cadence 公司资深副总裁兼系统与验证事业部总经理 Paul Cunningham 表示，“Cadence CXL VIP 和系统 VIP 用途广泛，具有高度差异化，且经过行业验证。Cadence 支持业界最新的规范并为 IP 和 SoC 层面提供率先上市的验证解决方案，助力客户快速实现新标准，如 CXL 3.0。”

全新 VIP 解决方案是更广泛的 Cadence 验证全流程的一部分，其中包括 Palladium® Z2 硬件仿真加速系统、Protium™ X2 原型验证系统、Xcelium™ 仿真平台、Jasper™ 形式化验证平台、Helium™ 虚拟和混合验证平台、以及 vManager™ 验证管理平台。Cadence 的验证全流程可提供最高的验证吞吐率，用最少的时间和金钱投入找到缺陷。VIP 解决方案和验证全流程工具支持公司的智能系统设计（Intelligent System Design™）战略，旨在实现 SoC 卓越设计。

关于 Cadence

Cadence 在计算软件领域拥有超过 30 年的专业经验，是电子系统设计产业的关键领导者。基于公司的智能系统设计战略，Cadence 致力于提供软件、硬件和 IP 产品，助力电子设计从概念成为现实。Cadence 的客户遍布全球，皆为最具创新能力的企业，他们向超大规模计算、5G 通讯、汽车、移动设备、航空、消费电子、工业和医疗等最具活力的应用市场交付从芯片、电路板到完整系统的卓越电子产品。Cadence 已连续八年名列美国财富杂志评选的 100 家最适合工作的公司。