满足高速互连需求 ,支持多种接口协议的28HPC+ 工艺16G Serdes IP 核，可立即获得授权!！

2022 年 4 月 27 日 – 全球独立的半导体 IP 核供应商和技术专家公司 T2M^IP 很高兴地宣布，其合作伙伴在 28HPC+ 工艺节点上的 16G 多协议 SerDes PHY IP 核已通过硅验证并投入量产，以超快的数据传输速度、低功率和低芯片面积提供高度可靠的连接系统。

这个16G 多协议 SerDes PHY IP 核支持的协议类型包括 PCIe 4.0、JESD204B、10G 以太网、快速 IO 和 CPRI 协议，可以集成到各种 SoC的应用中。由于对额外的 PLL 控制、参考时钟控制和嵌入式电源门控的支持，该 PHY IP具有功耗低和芯片面积小的特点。同时，低功耗模式可进行配置，该 PHY IP 可满足各种场景的功耗要求.

多协议可实现各种应用的处理能力，包括有线和无线通信、数据转换器连接、芯片到芯片互连和联网等。16G 多协议 Serdes PHY IP 核具有多通道收发器，数据速率从 1Gbps 到 16Gbps，有包括接收器和发射器的收发器版本。该 16G Serdes PHY 有一个分层结构，能够处理 40 位/32 位/20 位/16 位可选并行数据总线，可选择每通道进行独立的功率控制。采用可编程发射振幅和一个 3 抽头前馈均衡器 (FFE) 设计的嵌入式接收器均衡（CTLE 和 DFE）技术，实现对插入损耗的补偿。

Serdes IP 核可采用倒装芯片封装和焊线封装工艺。集成 LC-tank PLL 和 AC 耦合的额外优势，该核可以在低电容 ESD 结构上实现高达 5000ppm 的扩频时钟，ESD (HBM)：超过 2000V 和 ESD (CDM)：超过 250V。16G 多协议 Serdes PHY IP 核支持高可测试性即内置模式发生器和检查器，包括 PRBS 和内部串行环回。

该 16G 多协议 SerDes PHY IP 核已用于半导体行业的企业计算、存储区域网络、无线和移动设备、物联网、嵌入式系统、图形设备以及其他消费和工业用途芯片中。

除了 SerDes PHY IP 核，T2M 广泛的硅接口 IP 核系列还包括 USB、HDMI、显示端口、MIPI（CSI、DSI、UniPro、UFS、Soundwire、I3C）、DDR、10/100/1000 以太网、V by One、可编程 SerDes、SD/eMMC 等产品，控制器和 PHY 在几个主要工厂中，其制造几何尺寸最小可达 7 纳米。这些产品还可以根据客户要求移植到其他晶圆代工厂和前沿制程节点。