电子显示器端口 / 显示器端口 v1.4 Tx PHY 和控制器 IP 核心可用于 40nm ULP 和 12nm FFC，用于您的画面完美的 UHD、8K、4K 显示应用

2022 年 2 月 1 -T2M^IP,全球独立半导体 IP 核心供应商和技术专家很高兴地宣布立即可用性其合作伙伴之一的 VESA 标准电子显示器端口 / 显示器端口 v1.4 Tx 控制器和匹配的PHY IP 核心在40nm ULP 和 12nm FFC 中，这些在主要的 Fab 中经过硅验证，与清晰的无损视频压缩技术，它把显示器端口数据传输能力倍增。

此显示器端口 1.4 版遵循发送器 PHY 支持 1.62Gbps (RBR) 到 8.1Gbps (HBR3) 位远率。具备可配置的模拟特性，例如具有共模偏置的集成 100 欧姆终端电阻和具有可调强度的集成均衡器，在大约 1.8V/0.9V 的电源下使其功能强大，而且能耗更低。电子显示器端口 / 显示器端口 v1.4 Tx PHY IP 核心分组数据传输允许使用更少的引脚获得更高的分辨率。除了支持 HDCP 2.2、HDCP 1.4 和 DSC 的带宽缩减外，显示器端口 1.4 标准还可用于通过单个显示器端口接口传输超高清 (UHD) 和高动态范围 (HDR) 视频流，用于高端显示应用8K 和 4K 分辨率。

电子显示器端口/显示器端口 1.4 Tx 控制器 IP 的 1.4 版兼容发射器支持前向纠错 (FEC)，由可配置 (4/2/1) 链路通道和一个 AUX 通道，使其灵活使用并具有向后兼容性的额外优势。它还支持 1.62/2.7/5.4/8.1Gbps (HBR3) 位元率和所有推荐的链接速率。发送器控制器内核支持具有 1 个或 2 个或 4 个通道的主链路操作，这反过来可以促进对默认和增强框架模式、SST 模式、正常和备用加扰器种子重置的支持。

电子显示器端口/显示器端口 v1.4 Tx 控制器 IP 附带 LINK 控制器和仿真测试台的 Verilog RTL 或netlist源代码。电子显示器端口/显示器端口 v1.4 Tx PHY IP 用于在主要 Fab 的 40nm ULP 和 12nm FFC 以外也可用于过程节点，已经过验证，并且在计算、数字显示器、显示器、电视和其他消费电子产品等生产芯片中。

除了显示器端口/电子显示器端口 IP 核之外，T2M的广泛硅接口 IP 核文件夹包括 USB、HDMI、MIPI（CSI、DSI、UniPro、UFS、soundwire、I3C）、PCIe、DDR、10/100/1000 以太网、 V 为1、可编程 SerDes、序列 ATA 等，在过程几何尺寸小至 7nm，可用于主要 Fab 。它们还可以根据要求移植到其他基础备和前沿过程节点。