Movellus推出SoC设计的Maestro智能时钟网络平台

加州圣何塞， 2021年4月27日 -- Movellus ， Inc .今天宣布了其Maestro ™智能时钟网络平台，该平台智能地协调SoC设计中的时钟分发。该平台提供关键的时钟功能，以满足现代SoC中复杂的时钟分发要求，包括云和边缘的AI应用程序。 Maestro Clocking解决方案显着提高了整个芯片在各种市场的功率、性能和面积。

继续阅读

Maestro平台自动开发强大的时钟网络解决方案，具有强大的新功能。它将时钟体系结构、软件自动化和应用程序优化IP结合起来，以解决常见的时钟分配挑战。

时钟是SOC中最复杂的信号之一，从定时关闭到峰值功率需求，从芯片结构到布局，影响系统的各个方面。所有大小和技术节点的设计都会遇到SOC级时钟分配挑战。芯片上的变化（OCV）、抖动、时钟倾斜、峰值开关电流、开关噪声，都随着高级工艺的扩展而增加。今天，时钟的挑战通过过度设计系统来解决。这造成了更多的成本，包括SOC功率和面积的高达30%到50%的开销。此外，这些设计最终限制了最大时钟频率，从而限制了性能。

Maestro平台自动化开发具有强大新能力的健壮时钟网络解决方案。它结合时钟架构、软件自动化和应用程序优化IP来解决常见的时钟分配挑战。 Maestro是唯一提供端到端的全数字时钟网络解决方案的平台，与传统解决方案相比，提供更好的功率、性能和面积（PPA）以及优越的操作特性。此外，它们可以扩展到高性能的多GHz频率，而占用的空间很小。

林利集团首席分析师林利·格温纳普(Linley Gwennap)说： "鉴于时钟分布对SoC设计的功率、性能和领域具有巨大影响，它没有得到应有的关注。 " Movellus的创新解决方案降低了当今时钟网络固有的复杂性和风险，包括块和SoC定时关闭和全芯片门级模拟。它使设计师能够通过其开创性的智能时钟模块恢复高达30%的SoC功率和性能，从而减少芯片上变化和倾斜的影响。 "

Movellus总裁兼首席执行官莫 Faisal说: "当今SoC设计的复杂性，特别是随着新的人工智能芯片架构的出现，令人心烦意乱。我们看到芯片上有数千个处理器的大规模设计。我们看到了具有Nanowatt功耗要求的物联网设计。 "坦率地说，系统设计师今天想做的事情，使用传统时钟分发解决方案是不可能的。客户对智能时钟网络带来的新功能非常兴奋。随着新的和新兴的架构的多样性，对它们的市场需求确实在增长。 "

Maestro集成了Movellus的TrueDigital ™结构，包括时钟生成器模块（CGM）、 斯玛特时钟模块（SCM）和相移模块（PSM）。 CGM用于各种功能，包括时钟生成和沿时钟路径提高信号质量。 SCM在运行期间自动感知和补偿SoC时钟路径的倾斜。 PSM降低峰值功率，降低电压噪声，从而放松电压空间。

Maestro的另一个独特特点是能够创建一个虚拟网格，可以被认为是"芯片上的网络（NOC）用于时钟" 。虚拟网格可以感知和补偿芯片上的变化和块间的全球交互。它可以在整个SOC中自动调节时钟。 Maestro可以实现高效的超低功率操作，并支持高频多GHz的性能。它消除了过度设计系统以补偿芯片上的变化或倾斜的需要。

Movellus提供其Maestro智能时钟网络平台的三种参考配置,以根据应用程序的复杂性满足特定需求: Maestro AI 、 Maestro Cloud和Maestro Phase 。所有这些配置都使用TrueDigital Construction生成精确满足应用程序规格的RTL代码。其完全综合的体系结构使RTL - to - GDS能够快速实现和优化。 Maestro旨在与现有的数字工具和方法无缝合作，以降低设计复杂性，显着改善开发时间。

关于Movellus

Movellus解决了高性能和超低功率芯片的SOC级时钟分配挑战。本公司的旗舰平台Maestro ™是一个智能时钟网络平台，提供芯片级的体系结构创新，以提高SoC性能，同时降低功耗。全数字化、完全合成的时钟解决方案在能源效率方面实现了量子飞跃。这加快了向碳中性数据中心的移动，并使人工智能、物联网设备和辐射硬化应用程序的超低压操作成为可能。 Movellus成立于2014年，总部位于加利福尼亚州圣何塞。请访问www.movellus.com 。