Codasip宣布与印度Valtrix合作，共同验证RISC-V系统

德国慕尼黑/印度班加罗尔-2021年3月23日-可定制RISC-V®嵌入式处理器IP领先供应商Codasip今天宣布与印度Valtrix Systems携手，双方将在基于RISC-V开源架构的系统验证方面进行深度合作。Valtrix Systems作为印度著名的业内同行，专注于提供设计验证产品，用于构建功能正确的CPU和片上系统的实现。

此次双方合作的基础是利用印方Valtrix STING设计验证工具来扩充Codasip的处理器验证方法。鉴于STING产品能够在多个被测设备环境中生成可移植的自检刺激，并允许用户使用其测试刺激编程框架来行使架构和微架构功能，因此STING的设计验证能力非常适合用于验证处理器性能。

Valtrix CEO Shubhodeep Roy Choudhury先生说："复杂的CPU和SoC实现需要在产品发布给最终用户之前进行彻底的验证。STING为测试RISC-V特性和扩展的架构合规性和功能正确性提供了一个强大且经过验证的设计验证方案。我们非常荣幸能与Codasip合作，并为他们的技术团队提供STING产品支持，以满足验证需求。"

Codasip技术验证总监Philippe Luc先生对此评价说："Codasip实行严格的验证流程，以确保其处理器IP产品的质量。Codasip在验证策略中一直采用多种方法交互使用，而与Valtrix合作并使用STING工具则提供了处理器的另一个互补型刺激源。Sting工具产品在市场上以独特的方式进行测试，可以帮助我们在产品发布前发现漏洞，有效推进产品研发进程。"

Codasip使用Studio工具包、In-house和第三方工具相结合的处理器验证方法。例如，在组件级别使用专用的随机模式生成和定向测试对一系列处理器进行验证。而在顶层，架构测试则是在内部程序生成器的基础上完成模型。一致性检测器确保了黄金参考模型和RTL之间的执行保持一致,甚至采用了形式化技术来确保最终质量性能。在这次合作中使用Valtrix STING的产品组件，为Codasip的RISC-V处理器增加了全新级别的测试验证。

关于Valtrix的STING设计验证工具

STING是Valtrix公司的旗舰产品，是基于RISC-V开源架构实现的设计验证平台。它可以被配置为生成便携式裸机程序，其中包含自检架构正确的测试刺激源，可以在模拟、FPGA原型、仿真或硅片上使用。同时STING设计验证工具中还包含一个RISC-V架构验证套件，使得用户的验证准备过程更为简单有效。

关于Codasip

Codasip提供领先的RISC-V处理器IP和高级处理器设计工具，为IC设计人员提供RISC-V开源架构的所有优势，以及定制处理器IP的独特能力。作为RISC-V基金会的创始成员和LLVM(低级虚拟机)和基于GNU（革奴计划）的处理器解决方案的长期供应商，Codasip致力于嵌入式处理器的开放标准。Codasip成立于2014年，总部位于德国慕尼黑，目前在欧洲和中国设有办事处，在全球设有销售代表。