新思科技交付业界首个符合PCIe5.0和CXL2.0规范的完整性和数据加密安全IP核模块

DesignWare IDE安全IP模块可防范高性能云计算SoC中的数据篡改和物理攻击

加利福尼亚州山景城2021年2月5日 -- 新思科技（Synopsys, Inc., 纳斯达克股票代码：SNPS）近日宣布正式推出DesignWare^®完整性和数据加密（IDE）安全模块，以协助使用PCI Express^®（PCIe^®）5.0架构或Compute Express Link^™（CXL^™）2.0接口进行高性能计算（HPC）SoC设计的开发者防范数据篡改和物理攻击风险。DesignWare IDE安全模块通过基于AES-GCM算法的高效加解密和身份验证方式来保护敏感数据，同时满足PCIe 5.0规范和CXL 2.0 IP核的性能和延迟要求。DesignWare IDE安全模块的设计符合最新的PCIe 5.0规范和CXL 2.0接口标准，并使用新思科技的DesignWare控制器IP核进行设计和验证，以加速SoC集成。

PCI-SIG^®主席兼总裁Al Yanes表示：“PCIe 5.0规范中的IDE加密功能符合行业标准设计要求，并可以根据安全需求的演变进行灵活扩展。新思科技通过提供符合PCIe 5.0规范的接口和安全IP核独特组合，协助开发者在系统中快速实现必要的安全功能。”

CXL 联盟主席Jim Pappas表示：“安全性是所有技术成功的基石，将IDE安全功能添加到CXL 2.0规范能够有效支持创建更安全的生态系统。我们很高兴能够得到新思科技作为CXL联盟成员的支持，协助开发者将安全功能集成到先进的云服务和高性能计算系统中。”

新思科技IP核营销和战略高级副总裁John Koeter表示：“随着超大规模云数据中心内的互联网流量迅猛增长，安全性对于保护这些系统中的数据传输变得至关重要。新思科技的创新DesignWare IDE安全IP核模块与我们面向PCIe 5.0技术和CXL 2.0的DesignWare控制器相结合，让开发者在芯片级将符合标准的安全功能集成到高性能云计算系统中，从而大大降低风险。”

供货情况和其他资源

面向PCI Express 5.0架构和CXL 2.0的DesignWare IDE安全IP核模块现已可用。面向PCI Express 5.0技术和CXL 2.0的DesignWare控制器、PHY和验证IP核现在也已可用。

• 下载面向PCIe 5.0架构或CXL 2.0的DesignWare IDE安全IP核数据表
• 了解更多有关面向云计算/HPC SoC的DesignWare IP核
• 阅读新思科技博客了解更多有关DesignWare IDE安全IP核模块的信息

关于新思科技DesignWare IP核

新思科技是面向芯片设计提供高质量硅验证 IP 解决方案的领先供应商。DesignWare IP 产品组合包括逻辑库、嵌入式存储器、嵌入式测试、模拟 IP、有线和无线接口 IP、安全 IP、嵌入式处理器和子系统。为了加速原型设计、软件开发以及将 IP 整合进芯片，新思科技 IP Accelerated 计划提供 IP 原型设计套件、IP 软件开发套件和 IP 子系统。新思科技对 IP 质量的大量投资、全面的技术支持以及强大的 IP 开发方法使设计人员能够降低集成风险，并加快上市时间。垂询 DesignWare IP 详情，请访问 https://www.synopsys.com/zh-cn/designware-ip.html

关于新思科技

新思科技（Synopsys, Inc., 纳斯达克股票代码：SNPS）是众多创新型公司的Silicon to Software^™（“芯片到软件”）合作伙伴，这些公司致力于开发我们日常所依赖的电子产品和软件应用。作为一家被纳入标普500强（ S&P 500 ）的公司，新思科技长期以来一直处于全球电子设计自动化（EDA）和半导体IP产业的领先地位，并提供业界最广泛的应用程序安全测试工具和服务组合。无论您是创建先进半导体的片上系统（SoC）的设计人员，还是编写需要更高安全性和质量的应用程序的软件开发人员，新思科技都能够提供您的创新产品所需要的解决方案。要获知更多信息，请访问www.synopsys.com。

关于PCI-SIG

PCI-SIG是拥有并管理行业开放标准PCI规范的联盟。该组织定义符合成员需求的行业标准I/O（输入/输出）规范。目前，PCI-SIG联盟由超过830家行业领先的成员公司组成。想要加入PCI-SIG或者获取董事会名单，请访问www.pcisig.com。