新思科技发布业界首个用于下一代DRAM/DIMM设计的JEDEC DDR5验证IP

原生SystemVerilog VIP的亮点包括内置覆盖率、验证规划、内存感知调试和性能分析

加州山景城2020年8月27日 -- 新思科技（Synopsys, Inc.，纳斯达克股票代码：SNPS）今天宣布推出业界首个用于Double Date Rate 5 (DDR5) DRAM/DIMM且符合JEDEC DDR5 (JESD79-5)标准的验证IP (VIP)。DDR5是随机存取存储器(RAM)的下一代标准。新规范为云、物联网、高性能服务器和工作站、超大规模数据中心和大数据等广泛的企业应用带来更高的性能和更低的功耗。

新思科技VC VIP for DDR5能够设计和验证兼具易用性、快速集成和最佳性能的下一代内存设备，从而加快验证收敛。此外，以高达6400 Mb/s的速度运行的新思科技DesignWare® DDR5/4 PHY和控制器IP支持DDR5标准的主要功能，包括设备尺寸、突发长度、DIMM拓扑以及可靠性、可用性和可服务性(RAS)功能。

美光(Micron)计算与网络业务部营销副总裁Malcolm Humphrey表示：“将下一个主流内存架构的重大技术进步市场化需要一个能够提供广泛而多样化的技能和工具的生态系统。美光与新思科技在最新的DRAM、NAND和NOR技术上的合作使我们的客户能够开发需要更高内存带宽的新兴应用程序。新思科技经过设计验证的DDR5 VIP的推出实现行业首创JEDEC 1.0 DDR5设备的验证收敛，增强了终端客户的信心。”

DDR5 DRAM的数据传输速率（3200MT/s至8400MT/s）和密度（8Gb至64Gb）都有显著提高。DDR5技术具有新的性能特点，可满足较高的频率和准确性要求，其中包括：

• 新增至32个数据块和8个数据组、BL16、BL32和BL OTF (16/32)；
• 通过片上ECC和读写数据CRC达到更高的可靠性；
• 针对VDD/VDDQ/VPP优化的写入模式和降低的电压水平，增强低功耗性能；
• 更强的CS培训、读取训练模式、内部写入均衡、CA培训和DFE。

新思科技VC VIP for DDR5 DRAM/DIMM采用下一代原生SystemVerilog通用验证方法学(UVM)架构，不仅可以在现有验证环境中轻松集成，还能加快仿真性能，使用户能够在特定的时间内进行更多测试，并加快首次测试的步伐。VC VIP for DDR5与新思科技Verdi®协议和性能分析器进行了原生集成，包括内置覆盖率和验证计划，以便加快验证收敛。

新思科技验证事业部研发副总裁Vikas Gautam表示：“新思科技全面的DRAM/DIMM和闪存验证IP组合，包括DDR5/4/3/2、3DS、MRAM、DDR5 NVDIMM-P、LPDDR5/4、GDDR6、DFI 5.0、HBM2/2E和SPI/NAND/ONFI，支持具有海量数据吞吐量要求的新兴应用程序。通过与标准组织和内存供应商紧密合作，交付和部署行业首创经客户验证的解决方案，我们使设计人员能够迅速采用最新的内存技术。”

上市

新思科技VC VIP for DDR5 DRAM/DIMM今天上市。DesignWare DDR5/4 PHY和控制器IP解决方案现在也已上市。

更多资源

欲了解更多信息，请访问VC Verification IP for DDR5和DesignWare DDR5/LPDDR5 IP。

新思科技简介

新思科技（Synopsys, Inc.，纳斯达克股票代码：SNPS）是众多创新型公司的Silicon to Software™（“芯片到软件”）合作伙伴，这些公司致力于开发我们日常所依赖的电子产品和软件应用。作为全球第15大软件公司，新思科技长期以来一直是电子设计自动化(EDA)和半导体IP领域的全球领导者，并且在软件安全和质量解决方案方面也发挥着越来越大的领导作用。无论您是创建高级半导体的片上系统(SoC)设计人员，还是编写需要最高安全性和质量的应用程序的软件开发人员，新思科技都能够提供您所需要的解决方案，帮助您推出创新性的、高质量的、安全的产品。有关更多信息，请访问www.synopsys.com。