新思科技提供运行速度达3.2 Gbps且经验证的HBM2E PHY IP核

基于台积公司7纳米工艺的DesignWare HBM2E PHY IP核为高级图形、高性能计算和网络芯片提供高吞吐量

加州山景城2020年3月3日-- 新思科技近日宣布提供运行速度达3.2 Gbps且经验证的HBM2E PHY IP核，满足先进图形、高性能计算和网络芯片的高吞吐量要求。通过台积公司CoWoS®先进封装技术验证,新思科技DesignWare^® HBM2E PHY IP核提供符合JEDEC HBM2E SDRAM标准的微凸块阵列，达到最短的2.5D封装路径以及最高的信号完整性。

聚合带宽为409 GBps，HBM2E PHY提供先进的FinFET工艺芯片所需的海量计算性能。HBM2E IP核是新思科技包括DDR5/4/3/2和LPDDR5/4/3/2 IP核在内的全面内存接口IP核解决方案的一部分，这些解决方案已在数百个设计方案中得到了充分验证，并在数百万个芯片中使用。

SK海力士HBM 事业部高级副总裁、DRAM 设计负责人Jun Hyun Chun表示：“作为一家全球领先的半导体生产商，SK海力士大力投资开发强大的DRAM，以期提供更高的容量和处理速度，同时保持严格的质量控制。我们持续与新思科技合作，为客户提供经过充分测试，并与DesignWare HBM2E IP核具有互操作性的高性能HBM DRAM解决方案，提供先进工艺中计算密集型芯片所需的容量、吞吐量和功率。”

台积公司设计基础架构市场事业部资深总监Suk Lee表示：“双方长期成功合作为共同客户提供了获取基于台积公司先进工艺高品质DesignWare IP核的机会，广泛应用于高性能芯片的应用中。台积公司行业领先的7纳米工艺和CoWoS^®封装技术与新思科技经验证DesignWare HBM2E IP核相结合，使开发者能够以更高的产量实现更快从验证到封装的生产过程，同时将集成风险降到最低。“

新思科技解决方案事业部营销高级副总裁John Koeter表示：“高性能计算芯片需要更多的内存带宽来管理大量的数据传输，以支持丰富的图形和机器学习工作量。作为领先的内存接口IP核提供商，新思科技提供了一系列经验证的DesignWare内存接口IP核解决方案，具有领先的功耗、性能和面积优势，以满足最具挑战性的吞吐量需求。”

上市和资源

新思科技DesignWare HBM2/2E IP核现已推出。

详情，请访问DesignWare HBM IP核网页.

DesignWare IP核简介

新思科技是面向芯片设计提供高质量硅验证IP核解决方案的领先供应商。DesignWare IP核组合包括逻辑库、嵌入式存储器、嵌入式测试、模拟IP、有线和无线接口IP、安全IP、嵌入式处理器和子系统。为了加速原型设计、软件开发以及将IP整合进芯片，新思科技IP Accelerated计划提供IP原型设计套件、IP软件开发套件和IP子系统。新思科技对IP核质量的广泛投资、全面的技术支持以及强大的IP开发方法使设计人员能够降低整合风险，并加快上市时间。垂询DesignWare IP核详情，请访问http://www.synopsys.com/designware。

新思科技简介

新思科技（Synopsys, Inc. , 纳斯达克股票代码：SNPS）是众多创新型公司的 Silicon to Software™（“芯片到软件”）合作伙伴，这些公司致力于开发我们日常所依赖的电子产品和软件应用。作为全球第 15 大软件公司，新思科技长期以来一直是电子设计自动化（EDA）和半导体IP领域的全球领导者，并且在软件安全和质量解决方案方面也发挥着越来越大的领导作用。无论您是创建高级半导体的片上系统（SoC）设计人员，还是编写需要最高安全性和质量的应用程序的软件开发人员，新思科技都能够提供您所需要的解决方案，帮助您推出创新性的、高质量的、安全的产品。有关更多信息，请访问 www.synopsys.com。