全新的Synopsys HPC Design Kit为DesignWare Embedded Vision Processor IP提供卓越的性能、功耗和面积效率

针对 EV6x 的 HPC Design Kit 可在相同面积内为需要高级 AI 处理的 SoC 降低高达 39% 的功耗。

美国加利福尼亚山景城，2018 年 9 月 10 日-- Synopsys, Inc. (纳斯达克股市代码:SNPS)日前宣布推出面向 EV6x 处理器的 DesignWare^® High-Performance Core (HPC) Design Kit， 旨在帮助设计人员满足片载系统（SoC）的性能、功耗和面积需求，以支持嵌入式视觉（EV）和人工智能（AI）应用。DesignWare HPC Design Kit，一个由高速度、高密度的存储器和专用逻辑库组成的套件，允许 SoC 设计人员优化 EV6x 处理器的矢量 DSP 和卷积神经网络（CNN）引擎，以实现最大速度、最小面积和最低功耗，或三者间的最佳平衡。设计人员可根据目标应用的需求来使用 针对EV6x 的 HPC Design Kit 优化实现方案，从而将 SoC 的功耗降低 39%、面积减少 10% 或将性能提高 7%。

全新的针对 EV6x 嵌入式视觉处理器的 HPC Design Kit 中包含快速的高速缓存实例、超高密度双端口 SRAM和一组包含了多位触发器、压缩器和多路复用器的单元，允许设计人员优化 SoC 处理器，并缩短投片时程。该工具包中还提供：过驱/低压工艺、电压和温度（PVT）工艺角、multi-channel 单元以及存储器内置自测（BIST）和修复选项。经过优化的设计流程脚本和专家核心优化咨询服务，包括 FastOpt 实现服务，能够帮助设计团队在最短的时间内实现处理器和SoC设计目标。

Synopsys 的 IP 营销副总裁 John Koeter 表示： “用于在智能系统中实现处理器的物理IP对设计的性能、功耗和面积影响极大。DesignWare HPC Design Kit 与 EV6x Vision Processors 相结合，允许设计人员在优化内核时对速度、功率和面积进行全盘考虑，以满足SoC的特定需求。”

供货情况

包含硅验证的标准单元库和嵌入式存储器的，可用于7纳米、12纳米和16纳米 FinFET 工艺技术的，DesignWare HPC Design Kit 现已面市。DesignWare EV6x Embedded Vision Processor 也已面市。

关于 DesignWare IP

新思科技是一家为各种 SoC 设计提供高质量和硅验证的IP解决方案的领先供应商。其丰富的 DesignWare IP产品系列包括逻辑库、嵌入式存储器、嵌入式测试单元、模拟 IP、有线和无线接口 IP、安全 IP、嵌入式处理器和子系统。为了加快原型设计、软件开发和 IP 与 SoC 的集成，新思科技的 IP 提速计划还提供IP原型设计工具包、IP 软件开发工具包和 IP 子系统。新思科技在IP质量中的大量投入、综合技术支持和健全的IP开发方法论使设计人员降低了集成风险，缩短了产品上市时间。有关 DesignWare IP 的更多信息，请访问www.synopsys.com/designware。

关于新思科技

Synopsys公司（纳斯达克股票代码：SNPS）是众多创新型公司的 Silicon to Software™（“芯片到软件”）合作伙伴，这些公司致力于开发我们日常所依赖的电子产品和软件应用。作为全球第 15 大软件公司，Synopsys 长期以来一直是电子设计自动化（EDA）和半导体IP领域的全球领导者，并且在软件安全和质量解决方案方面也发挥着越来越大的领导作用。无论您是创建高级 半导体的片上系统（SoC）设计人员，还是编写需要最高安全性和质量的应用程序的软件开发人员，Synopsys 都能够提供您所需要的解决方案，帮助您推出创新性的、高质量的、安全的产品。有关更多信息，请访问 www.synopsys.com。